About programming AVD7513

Translation: 

We created a PCB using the ADV7513 and conducted an HDMI certification test, and received the following comments.
Please comment what you think about the error.


1. Video format timing test
The error message is shown below.
--------------------- Frame number = 1 ----------------------
CEA-861E Video format timing error
VSYNC active edge is 144 pixels behind the specified position.
VSYNC inactive edge is 144 pixels behind the specified position.
-------------------------------------------------- -------
The input signal is 861p with CEA-480E video format timing, and we have confirmed that there is no problem with the input timing to the ADV7513.
I looked at the datasheet assuming there was a problem with the polarity of the sync signal.
The description of the 7513x2012 register on page 142 of "ADV0_Programming_Guide revB March 17" is as follows, 
and in case 2 of each Hsync/Vsync, one operation is described for 4 bits. Which operation is that?

0x17[6] Vsync polarity
Case 2: Synchronous adjustment register (0x41[1]) = 0
0 = Sync polarity pass-through 1 = Sync polarity inversion
0 = high polarity

1 = low polarity

0x17[5] Hsync polarity
Case 2: Synchronous adjustment register (0x41[1]) = 0
0 = Sync polarity pass-through 1 = Sync polarity inversion
0 = high polarity

1 = low polarity


2.EDID operation
The error message for the test is shown below.
---------------------------------------------
2 block EDID read: error
None 4 block EDID read: error
---------------------------------------------
Please tell me how to determine the additional block in Figure 0 of "ADV23_Programming_Guide - Revision B-7513 December 2013" and 
the command list when there is an additional block and when there is no additional block.
In particular, please tell me the settings for "ParseEDID_DATA", "Additional block required", and "4xC<>Set to desired segment".

3.DVI
The error messages for the interoperability test are shown below.
---------------------------------------------
Even if a DVI sink is connected to the DUT, it will send the HDMI signal with guard bands and data islands instead of the DVI signal.
---------------------------------------------
At what timing should I set HDMI/DVI mode selection (0xAF[1])?
Can I switch HDMI/DVI correctly by writing the current mode of HDMI/DVI or DVI (0xC6[4]) to HDMI/DVI Select (0xAF[1])?
The description of register 0xC6 in the main map says "Default value: 00000000, Register name: Fixed", but does this register (0xC6[4]) store the HDMI/DVI mode?

nice to meet you.

ADV7513を用いてPCBを作成し、HDMI認証試験を実施しましたが、以下のようなコメントをいただきました。
エラーに関してあなたが考えたことについてコメントしてください。

1.ビデオフォーマットのタイミング テストの
エラーメッセージを以下に示します。
--------------------- フレーム番号 = 1 ----------------------
CEA-861E ビデオフォーマットタイミングエラー
VSYNCアクティブエッジは、指定された位置から144ピクセル遅れています。
VSYNC非アクティブエッジは、指定された位置から144ピクセル遅れています。
---------------------------------------------------------
入力信号はCEA-480Eビデオフォーマットタイミングで861pで、ADV7513への入力タイミングに問題がないことを確認しております。
同期信号の極性に問題があると仮定してデータシートを調べました。
「ADV0_Programming_Guide revB March 17」の142ページにある7513x2012レジスタの説明は以下の通りで、各Hsync/Vsyncのケース2では4ビットに対して1つの動作が記述されていますが、それはどの動作ですか?

0x17[6] Vsync極性
ケース2:同期調整レジスタ(0x41[1])= 0
0 = 同期極性パススルー 1 = 同期極性反転
0 = 高極性

1 = 低極性

0x17[5] Hsync極性
ケース2:同期調整レジスタ(0x41[1]) = 0
0 = 同期極性パススルー 1 = 同期極性反転
0 = 高極性

1 = 低極性

2.EDID動作
テストのエラーメッセージを以下に示します。
------------------------------------------
2ブロックEDID読み取り:エラー
なし4ブロックEDID読み取り:エラー
------------------------------------------
「ADV23_Programming_Guide - リビジョンB-7513年2012月」の図0の追加ブロックの判別方法と、追加ブロックがある場合と追加ブロックがない場合のコマンドリストを教えてください。
特に、「ParseEDID_DATA」、「追加ブロックが必要」、「4xC<>目的のセグメントに設定」の設定を教えてください。

3.DVI
との相互運用性 テストのエラーメッセージを以下に示します。
------------------------------------------
DVIシンクがDUTに接続されている場合でも、DVI信号ではなく、ガードバンドとデータアイランドでHDMI信号を送信します。
------------------------------------------
HDMI/DVIモード選択(0xAF[1])はどのタイミングで設定すればよいですか?
HDMI/DVI または DVI の現在のモード (0xC6[4]) を HDMI/DVI Select (0xAF[1]) に書き込むことで、HDMI/DVI を正しく切り替えることができますか?
メインマップのレジスタ0xC6の説明には"デフォルト値:00000000,レジスタ名:固定"とありますが、このレジスタ(0xC6[4])はHDMI/DVIモードを格納していますか?

よろしく。