• AD9523-1  Can I precisely adjust output clock frequency with AD9523-1 (EVAL-AD9523-1)?

    Greetings!

    I would like to inquire if it is possible to achieve precise frequency control with EVALZ - AD9531-1? I'm interested in generating a clock signal that is a multiple of femtosecond laser output pulse rate, which can be something close to 80…

  • TAGS LIST: Clock and Timing

    LTC6953
    LTC6955
    LTC6957-1
    HMC6832
    HMC7043
    LTC6950
    LTC6954
    HMC987
    AD9576
    AD9508
    HMC1035
    HMC988
    HMC1033
    HMC1034
    HMC1032
    HMC1031
    ADN4670
    ADCLK944
    ADCLK950
    ADCLK948
    ADCLK846
    ADCLK954
    ADCLK946
    ADCLK854
    AD…
  • 9/23/15: ADI Clocks: Optimizing and Supporting JESD204B Interfaces

    Presenters:Tunc Cenger, Jeff Keip

     

    Clock jitter attenuators are designed to support the JESD204B serial interface standard for connecting high-speed data converters and field-programmable gate arrays (FPGAs) operating in base station designs. The…

  • Comment on 【在线研讨会回顾】ADI时钟如何优化和支持JESD204B接口

    在此次论坛上,工程师朋友就时钟等各方面提出了不少问题,ADI亚洲技术支持中心的专家团队提供了专业解答,我们整理其中部分技术问答分享给大家,供参考学习哦

      

    提问内容 答复内容 这是串行接口吗 是的 AD9528芯片有14路输出,最大可达1.25GHz,请问是每路都能达到1.25GHz吗? 只有2路能达到1.25GHZ,剩下的可以达到1GHZ …
  • 【在线研讨会回顾】ADI时钟如何优化和支持JESD204B接口

    时钟抖动衰减器旨在支持JESD204B串行接口标准,用于连接基站设计中的高速数据转换器和现场可编程门阵列(FPGA) JESD204B接口专门针对高数据速率系统设计需求而开发,ADI的时钟抖动衰减器内置支持和增强该接口标准特性的独特功能。

    近期我们举办了一场主题为《ADI时钟:优化和支持JESD204B接口》的在线研讨会,我们也在这里分享下此次研讨会的完整讲义,共大家参考学习。


    有兴趣观看研讨会视频的,请点击链接观看回放→http://seminar.eepw.com.cn/seminar…