利用50MHz单端参考时钟和内部VCO驱动,内部VCO为2.5G,输出250MHz,用途是驱动AD9434采样芯片,配置如附件
调试中遇到了以下几个问题:
1. 刚开始一直无法锁定PLL,后来重新配置了环路滤波器后可以锁定了,但是输出的信号非常小,配置为LVDS输出时峰峰值只有几十到100多毫伏;配置为CMOS时峰峰值只有200mV左右;
2.环路滤波器CP和LF端口都只能测到直流电压,带宽选择有什么讲究呢;
我想了解关于FPD频率和环路滤波器设计时有什么注意事项,特别是参考输入的时钟抖动比较大的情况…