I am designing a laser ranger where the latency of the ADC matters. The ADC is clocked at 250MHz. According to the datasheet, the latency should be 8 clock cycles. Here is the problem: after every the latency changes randomly. Sometimes it is 8 cycles…

Do power-down mode (PDWN = AVDD) switches digital outputs of AD9481 to hi-z state? If no, is there any other way to do this w/o external ICs?

Where to get Gerber files for AD9481 CMOS customer board Rev.A PCB from the data sheet http://www.analog.com/media/en/technical-documentation/data-sheets/AD9481.pdf  (pp.26-27) ?

AD9481芯片在使用过程中，数据同步时钟信号输出正常。在数据输出时钟信号正常的情况下，出现了下面的问题：

当检测电压超出转换范围内时，输出全是0或全是1，这种情况下数据输出与期望输出相符，正常无问题。

但是当电压在转换范围内的情况下数据输出引脚出现高阻态，数据输出与期望输出完全不符，不正常。

这款芯片的控制引脚也不多，排查了一编，也没发现什么异常，请问这样的问题是出在哪里了？

之前参考官方数据手册设计用AD8138芯片完成单端转差分进入AD9481，现在想直接接成单端模式，官方数据手册里也没说仔细，只是提了一下，现在我是VIN+输入信号，VIN-悬空，有数据输出，但是数据有扰动，接近200mV。望大家指导一下。