Looking for un updated ADC insted of my old AD9445  .   need to be 16 bit  > 4MHz Sample rate

不良的去耦技术会对基础元件运算放大器和ADC带来哪些影响呢？本文为您一一解答

图1显示1.5 GHz高速电流反馈运算放大器AD8000的脉冲响应

两种示波器图表均使用评估板获得。左侧走线显示正确去耦的响应，右侧走线显示同一电路板上去除去耦电容后的相同响应。两种情况中，输出负载均为100 Ω。

图1：去耦对AD8000运算放大器性能的影响

图2显示AD8000的PSRR，它与频率成函数关系

请注意，较高频率下PSRR下降至相对较低值。这意味着电源线路上的信号很容易传播至输出电路…

Currently am using AD8352 AC coupled  differential amplifier to drive ADC AD9445, It is working fine for sine wave input with any frequency... The problem is whenever we try to apply a pulse input with varied duty cycle to differential amplifier it introduces…

Currently am using AD8352 AC coupled  differential amplifier to drive ADC AD9445, It is working fine for sine wave input with any frequency... The problem is whenever we try to apply a pulse input with varied duty cycle to differential amplifier it introduces…

ADI首届设计峰会吸引了全国专业工程师的热烈关注和参与，相关主题技术研讨与交流获得了工程师的积极反响。小编经过努力，拿到其中部分的演讲PPT资料，将在论坛中以图文形式与大家分享，并提供完整的PDF资料下载。希望大家喜欢哦！

本讲义涉及以下主题内容

物理信号到电子信号的转换和处理

模拟域和数字域----为什么要转换为数字信号？

采用外部基准电压的基本ADC

数据采样系统：采样和量化

单极性二进制代码，4位转换器

双极性代码（4位转换器）

最低有效位

何谓正确去耦？有何必要性？

如果电源引脚上存在纹波和/或噪声，大多数IC都会有某种类型的性能下降。数字IC的噪  声裕量会降低，时钟抖动则可能增加。对于高性能数字IC，例如微处理器和FPGA，电源  额定容差(例如±5%)包含直流误差、纹波和噪声之和。只要电压保持在容差内，数字器件  便符合规范。