We have a latest version of VisualAnalog( version: 1.9.46.16),and it haven't contain a AD9250-EVALEZ.mcs file,we got the mcs file from this page: EVALUATING THE AD9250/AD6673 ANALOG-TO-DIGITAL CONVERTERS [Analog Devices Wiki]
We download the SPIController…
Hi Umesh,
Thanks for your reply.
I was checking the same page you suggested (http://wiki.analog.com/resources/alliances/xilinx?&#ad-adc-fmc_adapter_board) and unfortunately exactly there I got confused.
----
.....
AD-ADC-FMC Adapter Board Rev…
Presenter: Michele Viani, Applications Engineer, High-Speed Converters
To meet the increasing capacity demand of mobile customers, the emerging E-Band market requires wider bandwidth capabilities compared to traditional microwave backhaul wireless architectures…
| AD693 |
| AD5410 |
| AD5412 |
| AD5420 |
| AD5422 |
| AD5735 |
| AD5755 |
| AD5755-1 |
| AD5737 |
| AD5757 |
| AD5421 |
| AD421 |
| AD5758 |
| AD7569 |
| AD7669 |
| AD7868 |
| AD7869 |
| AD5593R |
| AD5592R |
| AD5940 |
| AD5941 |
| AD7293 |
| AD7294-2 |
| AD7292 |
| AD5590 |
| AD7294 |
| L… |
ADI专家谈为什么需要高速转换器转FPGA串行接口？ by ADI_Amy
数转换器（ADC）正经历从并行LVDS（低压差分信号）和CMOS数字接口到串行接口（JESD204）的转变。
JESD204标准
自从2006年发布以来，JESD204标准经过两次更新，目前版本为B版。2006年4月， JESD204最初版本发布。该版本描述了转换器和接收器（通常是FPGA或ASIC）之间数Gb的串行数据链路。在最初版本中，串行数据链路被定义为一个或多个转换器和接收器之间的单串行通道。
图1给出了图形说明…
数转换器（ADC）正经历从并行LVDS（低压差分信号）和CMOS数字接口到串行接口（JESD204）的转变。
JESD204标准
自从2006年发布以来，JESD204标准经过两次更新，目前版本为B版。2006年4月， JESD204最初版本发布。该版本描述了转换器和接收器（通常是FPGA或ASIC）之间数Gb的串行数据链路。在最初版本中，串行数据链路被定义为一个或多个转换器和接收器之间的单串行通道。
图1给出了图形说明。图中的通道代表M个转换器和接收器之间的物理接口，该接口由采用电流模式逻辑…
