6月26日に『電源設計の専門家になれるセミナー』を開催しましたが、大変多くの皆さまにご参加いただき、改めましてありがとうございました。「最高のSNRを実現するために! 『電源選定の考え方と最適化について』」 Q&Aの時間内に回答できなかったご質問について、講師からの回答を掲載しますのでぜひ参考にしてください。
IC単体のPSRR(&LDOの組み合わせ含む)を提供いただければ、ある程度の回路構成は想定できる(要は最終回路構成での評価のみ行う)と思うのですがいかがでしょうか?
PSMRのデータがある前提となりますが、初段のDCDCがどの程度のリップル電圧(各周波数範囲)を持つか、そして選定するLDOのPSRRのデータがあれば、回路構成の想定は可能と考えています。
電源の回路構成を最適化した絵において、最終段にフェライトビーズがありました。今回の様に電源生成側で最適化するとフェライトトビーズさえなくせる可能性があると思うのですがその認識で正しいでしょうか。もちろん電源の供給先にもよると思いますが「フェライトビーズもなくせる=>面積やコストの面で更に効果を出せるポテンシャルがある」という事なのかなと思っての質問です。
今回の事例で紹介した製品については、フェライトビーズが必要と考えています。フェライトビーズは、アナログ・デジタル電源を分離し、より省スペースで電源ツリーを構成するのに有用です。回路の要求仕様によってはフェライトビーズを外すことも可能ですが、実機での慎重な検討が必要と考えます。
PSMRを気にするのは、注入周波数をf0としてf0±fsの1次スプリアス?f1相当の周波数成分だけで済む事が多いのでしょうか。実機回路で相違するとは拝察しますが、高次スプリアスの参考資料などADI様Web掲載あどありませんでしょうか?聞き逃しであればご容赦下さい。
PSMRの測定結果から、数MHzのスプリアスもADC/DACの性能に影響を与える可能性が示唆されます。よって、2次スプリアス以降の影響も出ている結果となっています。
ADCのデジタル・アナログ用電源として2出力のLT8650Sを使用し,各々の出力をデジタル,アナログ用に振り分けていましたが,1出力のスイッチングレギュレータとして,アナログ側にLCフィルタを入れる構成でも同程度の性能は期待できるでしょうか?(性能上,アナログ・デジタルで出力を分けて給電するありがたみがあるかどうか知りたいです)
1出力でデジタルとアナログの電源を共用する場合、フェライトビーズで各電源レールを分離することを推奨いたします。使用時の留意点につきましては、弊社技術記事をご参照ください。
https://www.analog.com/jp/resources/analog-dialogue/articles/ferrite-beads-demystified.html
※なお、質問内容や意図が読み取れなかったものについては回答しておりませんので、その点ご了承ください。