时钟抖动衰减器旨在支持JESD204B串行接口标准，用于连接基站设计中的高速数据转换器和现场可编程门阵列（FPGA） JESD204B接口专门针对高数据速率系统设计需求而开发，ADI的时钟抖动衰减器内置支持和增强该接口标准特性的独特功能。
近期我们举办了一场主题为《ADI时钟：优化和支持JESD204B接口》的在线研讨会，我们也在这里分享下此次研讨会的完整讲义，共大家参考学习。
有兴趣观看研讨会视频的，请点击链接观看回放→http://seminar.eepw.com.cn/seminar/show/id/286