Post Go back to editing

非常实用、超详细的锁相环常见问题解答~

在ADI官网下载了资料,对PLL学习和设计来说都是非常实用的好资料,转发过来,希望对大家有帮助(原文链接:http://www.analog.com/media/cn/faq/rfif/PLL_FAQ_V2.0.pdf

Parents
  • 问题:如何设置电荷泵的极性?

    答案:在下列情况下,电荷泵的极性为正。

    • 环路滤波器为无源滤波器,VCO的控制灵敏度为正(即,随着控制电压的升高,输出频率增大)。

      在下列情况下,电荷泵的极性为负。

    • 环路滤波器为有源滤波器,并且放大环节为反相放大;VCO的控制灵敏度为正。
    • 环路滤波器为无源滤波器,VCO的控制灵敏度为负。
    • PLL分频应用,滤波器为无源型。即参考信号直接RF反馈分频输入端,VCO反馈到参考输入的情况。

    问题:锁定指示电路如何设计?

    答案:PLL锁定指示分为模拟锁定指示和数字锁定指示两种

    鉴相器和电荷泵原理图

    数字锁定指示:当PFD的输入端连续检测到相位误差小于15ns的次数为3(5)次,那么PLL就会给出数字锁定指示。

    数字锁定指示的工作频率范围:通常为5kHz~50MHz。在更低的PFD频率上,漏电流会触发锁定指示电路;在更高的频率上,15ns的时间裕度不再适合。在数字锁定指示的工作频段范围之外,推荐使用模拟锁定指示。

    模拟锁定指示对电荷泵输入端的Up脉冲和Down脉冲进行异或处理后得出的脉冲串。所以当锁定时,锁定指示电路的输出为带窄负脉冲串的高电平信号。图为一个典型的模拟锁定指示输出(MUXOUT输出端单独加上拉电阻的情况)。

    模拟锁定指示的输出级为N沟道开漏结构,需要外接上拉电阻,通常为10KOhm~160kohm。我们可以通过一个积分电路(低通滤波器)得到一个平坦的高电平输出,如图所是的蓝色框电路。

    误锁定的一个条件:参考信号REFIN信号丢失。当REFIN信号与PLL频合器断开连接时,PLL显然会失锁;然而,ADF41xx系列的PLL,其数字锁定指示用REFIN时钟来检查是否锁定,如果PLL先前已经锁定,REFIN时钟突然丢失,PLL会继续显示锁定状态。解决方法是使用模拟锁定指示。

    当VCXO代替VCO时,PLL常常失锁的原因。

    以ADF4001为例说明。VCXO的输入阻抗通常较小(相对于VCO而言),大约为100kohm。这样VCXO需要的电流必须由PLL来提供。PFD=2MHz, Icp=1.25mA,Vtune=4V,VCXO输入阻抗=100kohm,VCXO控制口电流=4/100k=40uA。在PFD输入端,用于抵消VCXO的输入电流而需要的静态相位误差

    16ns>15ns,所以,数字锁定指示为低电平。

    解决方法1,使用模拟锁定指示。

    解决方法2,使用更高的电荷泵电流来减小静态相位误差。增大环路滤波器电容,使放电变缓。


    问题:PLL对射频输入信号有什么要求?

    答案:频率指标:可以工作在低于最小的射频输入信号频率上,条件是RF信号的Slew Rate满足要求。例如,ADF4106数据手册规定最小射频输入信号500MHz,功率为-10dBm,这相应于峰峰值为200mV,slew rate=314V/us。如果您的输入信号频率低于500MHz,但功率满足要求,并且slew rate大于314V/us,那么ADF4106同样能够正常工作。通常LVDS驱动器的转换速率可以很容易达到1000V/us。

    Slew Rate = dv/dt | max= 2 * pi * f * Vp = 314V/us

     


    问题:PLL芯片对电源的要求有哪些?

    答案:要求PLL电源和电荷泵电源具有良好的退耦,相比之下,电荷泵的电源具有更加严格的要求。具体实现如下:

    在电源引脚出依次放置0.1µF,0.01µF,100pF的电容。最大限度滤除电源线上的干扰。大电容的等效串联电阻往往较大,而且对高频噪声的滤波效果较差,高频噪声的抑制需要用小容值的电容。下图可以看到,随着频率的升高,经过一定的转折频率后,电容开始呈现电感的特性。不同的电容值,其转折频率往往不同,电容越大,转折频率越低,其滤除高频信号的能力越差。

    另外在电源线上串联一个小电阻(18ohm)也是隔离噪声的一种常用方法。


    问题:内部集成了VCO的ADF4360-x,其VCO中心频率如何设定?

    答案:VCO的中心频率由下列三个因素决定。

    1. VCO的电容CVCO
    2. 由芯片内部Bond Wires引入的电感LBW
    3. 外置电感LEXT。即

    其中前2项由器件决定,这样只要给定一个外置电感,就可以得到VCO的输出中心频率。VCO的控制灵敏度在相应的数据手册上给出。作为一个例子,图2和图3给出了ADF4360-7的集成VCO特性。

    图2 ADF4360-7 VCO输出中心频率与外置电感的关系

    图3 ADF4360-7 VCO的灵敏度与外置电感的关系

    电感的选取,最好选用高Q值的。Coilcraft公司是不错的选择。市面上常见的电感基本在1nH以上。更小的电感可以用PCB导线制作。这里给出一个计算PCB引线电感的简单公式,如图4所示。

    图4 导线电感的模型


    问题:锁相环输出的谐波?

    答案:一般地,锁相环的输出都会包含基波的谐波分量。下图为ADF4360-7输出400MHz时的2nd,3rd和4th谐波分量,在芯片资料中一般都会给出这些指标。因为与基波离得比较远,所以用一个低通滤波器就可以很好地滤除掉。

Reply
  • 问题:如何设置电荷泵的极性?

    答案:在下列情况下,电荷泵的极性为正。

    • 环路滤波器为无源滤波器,VCO的控制灵敏度为正(即,随着控制电压的升高,输出频率增大)。

      在下列情况下,电荷泵的极性为负。

    • 环路滤波器为有源滤波器,并且放大环节为反相放大;VCO的控制灵敏度为正。
    • 环路滤波器为无源滤波器,VCO的控制灵敏度为负。
    • PLL分频应用,滤波器为无源型。即参考信号直接RF反馈分频输入端,VCO反馈到参考输入的情况。

    问题:锁定指示电路如何设计?

    答案:PLL锁定指示分为模拟锁定指示和数字锁定指示两种

    鉴相器和电荷泵原理图

    数字锁定指示:当PFD的输入端连续检测到相位误差小于15ns的次数为3(5)次,那么PLL就会给出数字锁定指示。

    数字锁定指示的工作频率范围:通常为5kHz~50MHz。在更低的PFD频率上,漏电流会触发锁定指示电路;在更高的频率上,15ns的时间裕度不再适合。在数字锁定指示的工作频段范围之外,推荐使用模拟锁定指示。

    模拟锁定指示对电荷泵输入端的Up脉冲和Down脉冲进行异或处理后得出的脉冲串。所以当锁定时,锁定指示电路的输出为带窄负脉冲串的高电平信号。图为一个典型的模拟锁定指示输出(MUXOUT输出端单独加上拉电阻的情况)。

    模拟锁定指示的输出级为N沟道开漏结构,需要外接上拉电阻,通常为10KOhm~160kohm。我们可以通过一个积分电路(低通滤波器)得到一个平坦的高电平输出,如图所是的蓝色框电路。

    误锁定的一个条件:参考信号REFIN信号丢失。当REFIN信号与PLL频合器断开连接时,PLL显然会失锁;然而,ADF41xx系列的PLL,其数字锁定指示用REFIN时钟来检查是否锁定,如果PLL先前已经锁定,REFIN时钟突然丢失,PLL会继续显示锁定状态。解决方法是使用模拟锁定指示。

    当VCXO代替VCO时,PLL常常失锁的原因。

    以ADF4001为例说明。VCXO的输入阻抗通常较小(相对于VCO而言),大约为100kohm。这样VCXO需要的电流必须由PLL来提供。PFD=2MHz, Icp=1.25mA,Vtune=4V,VCXO输入阻抗=100kohm,VCXO控制口电流=4/100k=40uA。在PFD输入端,用于抵消VCXO的输入电流而需要的静态相位误差

    16ns>15ns,所以,数字锁定指示为低电平。

    解决方法1,使用模拟锁定指示。

    解决方法2,使用更高的电荷泵电流来减小静态相位误差。增大环路滤波器电容,使放电变缓。


    问题:PLL对射频输入信号有什么要求?

    答案:频率指标:可以工作在低于最小的射频输入信号频率上,条件是RF信号的Slew Rate满足要求。例如,ADF4106数据手册规定最小射频输入信号500MHz,功率为-10dBm,这相应于峰峰值为200mV,slew rate=314V/us。如果您的输入信号频率低于500MHz,但功率满足要求,并且slew rate大于314V/us,那么ADF4106同样能够正常工作。通常LVDS驱动器的转换速率可以很容易达到1000V/us。

    Slew Rate = dv/dt | max= 2 * pi * f * Vp = 314V/us

     


    问题:PLL芯片对电源的要求有哪些?

    答案:要求PLL电源和电荷泵电源具有良好的退耦,相比之下,电荷泵的电源具有更加严格的要求。具体实现如下:

    在电源引脚出依次放置0.1µF,0.01µF,100pF的电容。最大限度滤除电源线上的干扰。大电容的等效串联电阻往往较大,而且对高频噪声的滤波效果较差,高频噪声的抑制需要用小容值的电容。下图可以看到,随着频率的升高,经过一定的转折频率后,电容开始呈现电感的特性。不同的电容值,其转折频率往往不同,电容越大,转折频率越低,其滤除高频信号的能力越差。

    另外在电源线上串联一个小电阻(18ohm)也是隔离噪声的一种常用方法。


    问题:内部集成了VCO的ADF4360-x,其VCO中心频率如何设定?

    答案:VCO的中心频率由下列三个因素决定。

    1. VCO的电容CVCO
    2. 由芯片内部Bond Wires引入的电感LBW
    3. 外置电感LEXT。即

    其中前2项由器件决定,这样只要给定一个外置电感,就可以得到VCO的输出中心频率。VCO的控制灵敏度在相应的数据手册上给出。作为一个例子,图2和图3给出了ADF4360-7的集成VCO特性。

    图2 ADF4360-7 VCO输出中心频率与外置电感的关系

    图3 ADF4360-7 VCO的灵敏度与外置电感的关系

    电感的选取,最好选用高Q值的。Coilcraft公司是不错的选择。市面上常见的电感基本在1nH以上。更小的电感可以用PCB导线制作。这里给出一个计算PCB引线电感的简单公式,如图4所示。

    图4 导线电感的模型


    问题:锁相环输出的谐波?

    答案:一般地,锁相环的输出都会包含基波的谐波分量。下图为ADF4360-7输出400MHz时的2nd,3rd和4th谐波分量,在芯片资料中一般都会给出这些指标。因为与基波离得比较远,所以用一个低通滤波器就可以很好地滤除掉。

Children
No Data

Before You Switch


Switching languages will make ADI Explorer unavailable. Resume your session by switching back to English and reopening ADI Explorer.