实现更高信号处理性能的高级技术
◆ 今日议程
- PCB布局概览
- 原理图
- 关键元件定位和信号布线
- 电源旁路
- 寄生效应、过孔和放置
- 接地层
- 布局回顾
- 总结
◆ 概述
- 何为高速？
超出此频率，PCB将极大地降低电路性能。(The frequency above which a PCB can significantly degrade circuit performance.) 50MHz及以上可视为高速。
- PCB布局是设计流程的最后步骤之一，往往未得到足够的重视。高速电路的性能与电路板布局密切相关。
- 今天我们将介绍
- 一些实用的布局原则，它们有利于：
- 完善布局流程
- 帮助确保电路的预期性能
- 缩短设计时间
- 降低设计成本
◆ 原理图
- 良好的布局要以出色的原理图为基础！
- 原理图基本功能
- 表示实际电路连接
- 生成用于布局的NetList
- 能更高效吗？
- 能更清楚地表示功能吗？
- 其他人能够理解电路
- 能显示信号路径吗？
- 协助布局
- 协助故障排除、调试
- 表示功能
- 能更吸引人吗？
- 可增加认知价值
- 有效的原理图可加快产品上市速度
原理图 – 示例。看上去好点了吗？
原理图 – 一个更复杂的电路
◆ 元器件放置和信号布线
- 就如房地产一样，位置决定一切！
- 电路板上的输入/输出和电源连接一般都是既定的
- 元器件的位置和信号路由需要谨慎考虑、细致规划
- 板层的使用
- 板层的挖空
- 信号布线
位置已优化 – 理想
位置未优化 – 尽量减少交叉
- 回路路由
- 示例
- 两个输入。二者确保平衡。
- 增益和反馈。二者确保对称。
- 输出。二者确保对称。
- 电平转换接入信号路径。二者确保对称。
- 辅助功能。
- 关键信号路径尽量短。
- 关键信号路径采用备用路径，保持平衡。
- 封装和引脚排列选项
封装在高速应用中发挥着重要作用
- 小型封装
- 更佳的高频响应
- 紧凑的布局
- 更低的封装寄生效应
- 低失真引脚排列（专用反馈）
- 紧凑的布局
- 流线型信号流
- 更低失真
◆ AD8099谐波失真与频率的关系
CSP和SOIC封装
- PCB
- 典型62mil(1.6mm) 6层PCB层叠
顶部丝印
-
与底部丝印相同
- 印有组装和/或元器件ID信
-
仅提供信息。不影响性能。非必须
- 信息包括文字、线条、形状。
- 若信息放置的位置未经仔细考虑，信息将毫无用处。
-
文字的高度与线条宽的比值应
-
文字的高度与线条宽度的比值应大于12，以便文字可辨认。
- 不要将文字放在过孔、孔洞、接合焊盘位置。
- 接合焊盘之间保持最小距离。
-
各厂商产品质量有所不同，边沿尖利到肮脏都有可能。
-
- PCB材料选择示例
- Isola 类型
- 常见通用材料。
- 无铅焊接的高温版本
- 高介电常数：4.7-4.2。产生高寄生电容
- 额定值为1 GHz
- 受控阻抗走线一致性尚可，但并非最佳。
- Rogers – PTFE类型
- 良好的高频、高温材料
- 低介电常数。2.2及以上。可降低寄生电容
- 成本高
- 良好的阻抗一致性
- 额定值为10 GHz
- 许多其他厂商。某些厂商性能规格与上述类似。
- 元器件接合焊盘设计
◆接合焊盘尺寸
- 通常比元器件焊盘大30%
- 可使用烙铁
- 可目测检查焊点
- 可接受具有较大定位误差的元器件
-
增加寄生电容 – 降低有效可用频率
- 增加焊锡桥接的可能性
- 需要更多电路板空间
◆最低尺寸超标值：比元器件焊盘大0-5%
- 保持机械强度
- 元器件和PCB 之间的接触区域不变
- 降低寄生电容 保持 更高的可用频率
- 减少所需电路板空间
◆焊盘形状
- 通常为矩形带尖角
- 圆角允许焊盘至走线间隔更 紧密。减小电路板尺寸。
信号布线
- 使用GND和PWR
- 使用“焊盘过孔”法将焊盘与层相连，可最大程度降低寄生效应
- 将功能模块的元器件尽可能靠近放置
- 手动放置时，0.5 mm的器件间隔便已足够
- 最大程度减少信号走线上的过孔。越少越好。
- 保证同一个功能模块中的走线位于同一层。
- 使用隔板电容进行旁路
- 保持相邻板层之间尽可能靠近
- 避免不必要的过孔穿透板层。
- 避免挖空板层
- 尽量保持走线笔直
- 尽可能减少转向和转弯
示例
性能与PCB
性能与元器件位置
串扰和耦合
- 容性串扰或耦合
- 源于上下平行走线，结果形成寄生电容
- 解决办法是垂直走线，减少走线耦合和面积
- 感性串扰
- 感性串扰源于长距离并行走线之间磁场的交互作用
- 感性串扰分为两类：正向和逆向
- 逆向串扰指离受影响走线上的驱动器最近的噪声
- 正向串扰指离所驱线路上的驱动器最远的噪声
- 通过以下方式尽量减少串扰
- 增加走线间隔（改进隔离）
- 使用防护走线
- 使用差分信号
电源旁路
- 旁路是确保高速电路性能的必要手段
- 把电容置于电源引脚处
-
电容提供低阻抗交流回路
- 为快速上升/下降沿提供局部电荷存储空间
-
- 尽量缩短走线长度
- 靠近负载回路
- 有助于减少接地层中的瞬态电流
优化的负载和旁路电容放置和接地回路
电路板电容
电源层电容
电容模型
电容选择
电源旁路
- 旁路是确保高速电路性能的必要手段
- 把电容置于电源引脚处
- 电容提供低阻抗交流回路
- 为快速上升/下降沿提供局部电荷存储空间
- 尽量缩短走线长度
- 靠近负载回路
- 有助于减少接地层中的 瞬态电流
- 价值
- 单个电路的性能
- 使交流阻抗保持于低位
- 多次谐振
- 铁氧体磁珠
多个并联电容
寄生效应
走线/焊盘电容和电感
-
内部或底部板层
- 形成隔板电容，其下有电源层（未显示）。
-
间距
- 较长的距离可消除与其上受控阻抗层的相互影响。
-
受控阻抗层
- 顶部信号层的走线，与该层之间的距离形成传输线，具有特性阻抗。
-
顶部（信号）层
- 具有信号走线和元件接合焊盘。
- 走线为传输线路，具有特性阻抗
-
顶部焊接屏蔽
- 可影响特性阻抗
走线/焊盘电容和电感
过孔寄生效应
过孔放置*
电容寄生模型
C = 电容
RP = 绝缘电阻
RS = 等效串联电阻(ESR)
L = 引脚和层板的电感
RDA = 电介质吸收
CDA = 电介质吸收
电阻寄生模型
R = 电阻
CP = 并联电容
L= 等效串联电感(ESL)
低频运算放大器原理图
高速运算放大器原理图
高频运算放大器原理图
寄生电容仿真原理图
寄生电容为1.5pF时的频率响应
寄生电感
寄生电感仿真原理图
有接地平面和没有接地平面两种情况下的脉冲响应
- 振荡显示了高速运算放大器同相输入端长度为2.54cm的走线的影响。
- 其等效电感约为29nH，足以造成持续的低压振荡。
接地层和电源层提供
- 共同参考点
- 屏蔽
- 降低噪声
- 减少寄生效应
- 散热
- 功率分布
- 高值电容
有关接地层和电源层的建议
-
不存在100% 有效的单一接地方法！
-
各PCB板必须至少有一层专用于接地层！
-
尽量增加接地层，尤其是在高工作频率的走线下方
-
尽量使用可行的厚金属（降低电阻、增进散热）
-
使用多个过孔将相同的接地层连在一起
-
开始设计布局时，为模拟和数字接地层设置专用层，仅在必要时分离
-
遵循混合信号器件数据手册提出的建议。
-
使旁路电容和负载回路尽量靠近，以降低失真
-
为模拟和数字接地层的连接提供跳线选项
内容回顾
- 高速PCB的设计需要深思熟虑、注重细节！
- 在原理图上提供尽量多的信息
- 元件在电路板上的位置就像整个电路的定位一样重要
- 设计电路板布局时要有预见性，切勿听天由命
- 在电源旁路中使用多个电容
- 必须考虑并处理好寄生效应
- 接地层和电源层在降低噪声、减少寄生效应方面发挥着关键作用
- 新型封装和引脚排列有利于改善性能、提高布局的紧凑性
- 信号分布有多种方式可供选择，切记选择适用的方式
- 检查布局时千万要仔细
电磁兼容性(EMC)
- EMC有两个方面：
- 它表示电子系统保持正常工作且不干扰其它系统的能力
- 它还表示此类系统在额定电磁环境中按预期工作的能力
- 主要的规范为IEC-60050和IEC1000
- 详细信息，可参考ADI网站上的指南MT-095和模拟对话30-4 (www.analog.com)
- 不符合这些要求将会影响设备性能
- 不符合这些要求将严重限制设备出售给客户的能力
