AD9361跳频稳定时间

Question

我看AD9361的UG上面有关于RF DC OFFSET的矫正时间计算公式，但是还是不太清楚。请问当跳频范围超过100M时，RF DC offset 跟跳频范围相关的时间在一个什么数量级呢，AD9361在GHz跳频的时候总共需要的矫正时间是一个什么数量级呢，谢谢

ADIApproved · Accepted Answer

这个在demo软件中有一个典型例子(LTE10M)。 
 //************************************************************ // Setup and Run BB DC and RF DC Offset Calibrations //************************************************************ SPIWrite 193,3F SPIWrite 190,0F // Set BBDC tracking shift M value, only applies when BB DC tracking enabled SPIWrite 194,01 // BBDC Cal setting SPIWrite 016,01 // Start BBDC offset cal WAIT_CALDONE BBDC,2000 // BBDC Max Cal Time: 13151.042 us. Cal done when 0x016[0]==0 
 SPIWrite 185,20 // Set RF DC offset Wait Count SPIWrite 186,32 // Set RF DC Offset Count[7:0] SPIWrite 187,24 // Settings for RF DC cal SPIWrite 18B,83 // Settings for RF DC cal SPIWrite 188,05 // Settings for RF DC cal SPIWrite 189,30 // Settings for RF DC cal SPIWrite 016,02 // Start RFDC offset cal WAIT_CALDONE RFDC,2000 // RFDC Max Cal Time: 178923.828 us)