Post Go back to editing

AD9361的data_clk与参考时钟相位不锁定

我使用的参考时钟为40MHz,且同一个时钟晶振产生pps信号,我的目标是40.92MHz采样率下让data_clk与该pps信号有对齐的相位(固定的相位差);

我发现配置采样率为40.92MHz的时候通过示波器观测到的data_clk与pps信号相位不固定,data_clk约为163.6MHz(可能示波器有误差),将data_clk通过4分频后可以得到我想要的40.92MHz时钟(示波器频率准确),这个时钟信号同样不能与外部pps信号同步;

如果我配置采样率为40MHz,则上述data_clk为160MHz,四分频后为40MHz,这样确实可以得到与外部pps同步的信号;

请问是不是AD9361不支持采样率为40.92MHz下的配置,或者我的配置不对、参考时钟不对;

PS:我使用ADI IIO Oscilloscope软件进行采样率的配置,在配置采样率为40.92MSPS时从软件上看可以得到准确的数字,没有约数

Parents Reply Children
No Data