应用情况：3.3V和5V供电，100MHz参考输入，100MHz鉴相频率，使其输出3.8GHz。环路滤波器与datasheet一致。由FPGA(EP3C5M164)对其进行寄存器配置。在调试中出现偶尔锁定输出，偶尔无输出的情况。
问题如下：
1.关于两个电源（3.3V和5V）的上电顺序，资料上说5V先加，或同时加。这个要求是否需严格执行？若3.3V先加，会有何后果？
2.资料说必须先加上VDD后，才能加信号（参考）和SPI逻辑，以使进入想要的（HMC）模式。目前应用情况是，100MHz参考信号一直存在，且SPI逻辑由FPGA产生，该FPGA在初始化完成前输出为弱上拉。能否通过829的CEN引脚来解决这个问题？
3.掉电后需等待至少200ms才能重新上电，怎么理解？
4.在integer模式，CP offset到底要不要设置？几分资料表述不一致。
5.上电要进行软件复位，reg00具体写什么值？operating guide里面没有默认值
6.VCO reg的配置顺序和要求是什么？？参考excel，目前的顺序是
Reg02 = {1'b0,6'h2,24'h1,1'b0};
Reg06 = {1'b0,6'h6,24'h2033CA,1'b0};
Reg07 = {1'b0,6'h7,24'h84D,1'b0};
Reg09 = {1'b0,6'h9,24'h555932,1'b0};
Reg0A = {1'b0,6'hA,24'h2046,1'b0};
Reg0B = {1'b0,6'hB,24'h7C061,1'b0}
Reg0F = {1'b0,6'hF,24'hC1,1'b0};
Reg05_05 = {1'b0,6'h5,24'h7E28,1'b0};
Reg05_04 = {1'b0,6'h5,24'hB6A0,1'b0};
Reg05_02 = {1'b0,6'h5,24'hE090,1'b0};
Reg05_00 = {1'b0,6'h5,24'h0,1'b0};
Reg03 = {1'b0,6'h3,24'h26,1'b0};
Reg04 = {1'b0,6'h4,24'h0,1'b0};
Reg05_03 = {1'b0,6'h5,24'h2898,1'b0};
Reg0A = {1'b0,6'hA,24'h3046,1'b0};
Reg05_00 = {1'b0,6'h5,24'h0,1'b0};
Reg0A = {1'b0,6'hA,24'h2046,1'b0};
以上Reg0A配置了3次，Reg05_00配置了2次，为何这么配置？
7.100MHz鉴相频率对应周期为10ns，Digital Lock Detect Window设置6.5ns。这个设置合适吗？可以怎么优化？
谢谢解答！