我想用FPGA控制AD9910,spi串口通信模式，首先mast_rest拉高，等待5ms后，CS拉低发送cfr1 = 32'h00000002；cfr2 = 32'h01000000;cfr3 = 32'h050F4132;profil0= 64'h3000000025097b42;波形杂乱，不是预期的正弦波形，读取寄存器sdo也是一直拉高，怀疑是SPI没用将配置写进去，不知道是哪里出现了问题，求助，外部时钟40M
我想用FPGA控制AD9910,spi串口通信模式，首先mast_rest拉高，等待5ms后，CS拉低发送cfr1 = 32'h00000002；cfr2 = 32'h01000000;cfr3 = 32'h050F4132;profil0= 64'h3000000025097b42;波形杂乱，不是预期的正弦波形，读取寄存器sdo也是一直拉高，怀疑是SPI没用将配置写进去，不知道是哪里出现了问题，求助，外部时钟40M
请注意，在不启用内部 Multiplier 的情况下，最小的参考输入时钟为 60M。
此外， SPI 读写时序必须与数据手册保持一致，可以使用示波器或者逻辑分析仪检查时序。
好的，谢谢，通过tb仿真和ila抓取的时序来看，spi理论上的时序应该是没问题的，外部输入时钟是40M，但会启用内部的pll，倍频25倍，但根据读取寄存器cfr1的值,sdo一直拉高，很大可能是没有配置成功
好的，谢谢，通过tb仿真和ila抓取的时序来看，spi理论上的时序应该是没问题的，外部输入时钟是40M，但会启用内部的pll，倍频25倍，但根据读取寄存器cfr1的值,sdo一直拉高，很大可能是没有配置成功
