能将FPGA输出的差分时钟作为AD9954的参考时钟输入吗?

比如FPGA输出一个50M的差分时钟,DDS用这做参考,里面做8倍频得到400M的系统时钟

这样可行么,请大家赐教

以前的方案都是按AD的demo板做的