我现在使用CPLD配置贵公司的两片ad9914芯片实现输出300多兆的正弦连续波，现在基本波形已经输出，两片的配置完全一样，但是每次上电或者复位之后，两片的相位差均不一样。
具体情况为：两片AD9914采样3.2G的直接时钟，不用内部的锁相环，两片时钟输入完全一样。采用并口配置，profile模式，相位偏移两片都设置为0。
我按照ADI网站上的应用笔记《AN-1254：同步多个基于DDS的频率合成器AD9915》参见上图中的步骤 进行的同步配置，但是由于AD9914没有AD9915的同步DAC CAL 和编程SYNC_OUT的延迟位，所以5、6的步骤没有做，其他步骤都有完成。硬件电路上，芯片1作为主芯片输出SYNC_OUT，经过同样长度的路径输入给芯片1和芯片2的SYNC_IN。用探针采到的sync_in引脚在示波器的输出是同步的，但是每次上电或者复位之后，两片的相位差均不一样。
请问AD9914的同步和AD9915有什么不同，还需要进行怎样的配置，或者检查哪些信号。
另，我还有几个问题不太清楚：
1. 应用笔记上说：各器件的IO_UPDATE必须与SYNC_CLK同步，是说IO_update的上升沿和SYNC_CLK的上升沿要对齐吗，我有尝试用SYNC_CLK锁存器锁一级
2.我现在配置AD9914的时钟有两种选择，一个是外部输入的与3.2G的参考同源的100M时钟，还有一个是9914输出的sync_clk 133.33M的时钟，请问选择哪个比较好，我现在两个都尝试过，都不能实现同步的要求。
附件为从ADI网站下载的应用笔记AN-1254，请参考。
