关于ADCLK905、ADCLK914无法正常工作的问题

我想通过时钟buffer芯片为AD9957正交调制上变频提供方波参考时钟,我的时钟参考电路是利用ADF4351将10MHz晶振变频到需要的40.8MHz,然后通过ADCLK905对信号整形,作为AD9957的参考时钟输入。

但目前的问题是ADCLK905一直没有整形的作用,如下图。

目前只是将前级的信号进行了放大,并没有整形作用。上升下降时间与数据手册上的80ps还差了很远。不知道是什么原因。

我的输出端接是采用的应用手册里面的端接。

后级链接的是AD9957.

示波器用的高阻探头,接的AD9957输入端。

  • 感谢你的提问!我们发现您的问题没有选择相应所属的论坛版块,为了让我们的工程师及时处理您的提问,请先将您的帖子移动到对应的论坛版块中。多谢!

  • 0
    •  Analog Employees 
    on Mar 29, 2015 7:04 PM

    Zhang-yx,

    要测量高速上升沿信号,请使用50ohm探头,确保模拟信道的带宽最大化,只有这样才能把高次谐波信号传递给示波器,这意味着需要:1)40.8MH的信号,要得到80ps的上升沿,需要的带宽在B>0.35*/80ps=0.35/0.08ns=4.375GHz。2)探头及传输线需要高带宽,3)示波器模拟信号通道需要高带宽>4.375GHz,采样速度需要20Gbps以上。

    注意到你在做AD9957的时钟电路设计,请问这个设计的目标要求是什么?单纯从时钟的频点以及使用的晶体振荡器而言,你完全可以仅仅用晶振来直接给AD9957提供时钟参考,让AD9957的内部PLL来完成ADF4351的功能,这样可以简化设计。

    Yiming

  • 谢谢您的回答。

    我需要的AD9957系统时钟是码流速率816kHz的整数倍,而晶振时钟是10Mhz的。所以我主要是利用了ADF4351的小数分频功能,产生40.8MHz的参考时钟后,再通过AD9957的pll倍频到652.8MHz(40.8*16)作为系统时钟。