您好请教一下 10MHz的参考时钟clkref进入 要使一个板子上的FPGA(Xilinx zynq 7020)和ADC(AD9211)同步，FPGA工作和ADC的工作频率都是256MHz 现在方案有：
1 clkref进入FPGA，内部时钟管理模块倍频后256MHz 经管脚输出到ADC，实现时钟同源
2，采用外部PLL 生成两路256MHz时钟 分别进入FPGA和ADC
那个比较好？ 谢谢
您好请教一下 10MHz的参考时钟clkref进入 要使一个板子上的FPGA(Xilinx zynq 7020)和ADC(AD9211)同步，FPGA工作和ADC的工作频率都是256MHz 现在方案有：
1 clkref进入FPGA，内部时钟管理模块倍频后256MHz 经管脚输出到ADC，实现时钟同源
2，采用外部PLL 生成两路256MHz时钟 分别进入FPGA和ADC
那个比较好？ 谢谢
