Post Go back to editing

干货——高速ADC电源设计至关重要的各种测试测量方法

当今许多应用都要求高速采样模数转换器(ADC)具有12位或以上的分辨率,以便用户能够进行更精确的系统测量。

 

然而,更高分辨率也意味着系统对噪声更加敏感。系统分辨率每提高一位,例如从12位提高到13位,系统对噪声的敏感度就会提高一倍。因此,对于ADC设计,设计人员必须考虑一个常常被遗忘的噪声源——系统电源。ADC属于敏感型器件,每个输入(即模拟、时钟和电源输入)均应平等对待,以便如数据手册所述,实现最佳性能。噪声来源众多,形式多样,噪声辐射会影响性能。

 

当今电子业界的时髦概念是新设计在降低成本的同时还要 “绿色环保”。具体到便携式应用,它要求降低功耗、简化热管理、最大化电源效率并延长电池使用时间。然而,大多数ADC的数据手册建议使用线性电源,因为其噪声低于开关电源。这在某些情况下可能确实如此,但新的技术发展证明,开关电源可以也用于通信和医疗应用(见参考文献部分的“How to Test Power Supply Rejection Ratio (PSRR) in an   ADC”(如何测试ADC中的电源抑制比(PSRR)))。 

 

这里将介绍对于了解高速ADC电源设计至关重要的各种测试测量方法。为了确定转换器对供电轨噪声影响的敏感度,以及确定供电轨必须处于何种噪声水平才能使ADC实现预期性能,有两种测试十分有用:一般称为电源抑制比  (PSRR)和电源调制比(PSMR)。

Parents
  • 模拟电源引脚详解

     

    一般不认为电源引脚是输入,但实际上它确实是输入。它对噪声和失真的敏感度可以像时钟和模拟输入引脚一样敏感。即使进入电源引脚的信号实际上是直流,而且一般不会出现重复性波动,但直流偏置上仍然存在有定量的噪声和失真。导致这种噪声的原因可能是内部因素,也可能是外部因素,结果会影响转换器的性能。

    想想经典的应用案例,其中,转换器采样时钟信号中有噪声或抖动。采样时钟上的抖动可能表现为近载波噪声,并且/或者还可能表现为宽带噪声。这两种噪声都取决于所使用的振荡器和系统时钟电路。即使把理想的模拟输入信号提供给理想的ADC,时钟杂质也会在输出频谱上有所表现,如图2所示。

    由该图可以推论出是电源引脚。用一个模拟电源引脚  (AVDD)代替图2中的采样时钟输入引脚。相同的原理在此  同样适用,即任何噪声(近载波噪声或宽带噪声)将以这种  卷积方式出现在输出频谱上。然而,有一点不同;可以将  电源引脚视为带一个40 dB至60 dB的衰减器(具体取决于工  艺和电路拓扑结构)的宽带输入引脚。在通用型MOS电路  结构中,任何源极引脚或漏极引脚在本质上都是与信号路  径相隔离的(呈阻性),从而带来大量衰减,栅极引脚或信  号路径则不是这样。假定该设计采用正确的 电路结构类型来使隔离效果达到最大化。在电源噪声非常明显的情况  下,有些类型(如共源极)可能并不是十分合适,因为电源  是通过阻性元件偏置的,而该阻性元件后来又连接到输出  级,如图3和图4所示。AVDD引脚上的任何调制、噪声等  可能更容易表现出来,从而对局部和/邻近电路造成影响。  这正是需要了解并探索转换器PSRR数据的原因所在。

    正如不同实现方式所示,存在寄生R、C和失配造成的不同  频率特性。记住,工艺也在不断变小,随着工艺的变小,  可用带宽就会增加,可用速率也会提升。考虑到这一点,  这意味着更低的电源和更小的阈值。为此,为什么不把电  源节点当作高带宽输入呢,就像采样时钟或模拟输入引脚  一样呢?

    消息编辑者为:Amy ADI

Reply
  • 模拟电源引脚详解

     

    一般不认为电源引脚是输入,但实际上它确实是输入。它对噪声和失真的敏感度可以像时钟和模拟输入引脚一样敏感。即使进入电源引脚的信号实际上是直流,而且一般不会出现重复性波动,但直流偏置上仍然存在有定量的噪声和失真。导致这种噪声的原因可能是内部因素,也可能是外部因素,结果会影响转换器的性能。

    想想经典的应用案例,其中,转换器采样时钟信号中有噪声或抖动。采样时钟上的抖动可能表现为近载波噪声,并且/或者还可能表现为宽带噪声。这两种噪声都取决于所使用的振荡器和系统时钟电路。即使把理想的模拟输入信号提供给理想的ADC,时钟杂质也会在输出频谱上有所表现,如图2所示。

    由该图可以推论出是电源引脚。用一个模拟电源引脚  (AVDD)代替图2中的采样时钟输入引脚。相同的原理在此  同样适用,即任何噪声(近载波噪声或宽带噪声)将以这种  卷积方式出现在输出频谱上。然而,有一点不同;可以将  电源引脚视为带一个40 dB至60 dB的衰减器(具体取决于工  艺和电路拓扑结构)的宽带输入引脚。在通用型MOS电路  结构中,任何源极引脚或漏极引脚在本质上都是与信号路  径相隔离的(呈阻性),从而带来大量衰减,栅极引脚或信  号路径则不是这样。假定该设计采用正确的 电路结构类型来使隔离效果达到最大化。在电源噪声非常明显的情况  下,有些类型(如共源极)可能并不是十分合适,因为电源  是通过阻性元件偏置的,而该阻性元件后来又连接到输出  级,如图3和图4所示。AVDD引脚上的任何调制、噪声等  可能更容易表现出来,从而对局部和/邻近电路造成影响。  这正是需要了解并探索转换器PSRR数据的原因所在。

    正如不同实现方式所示,存在寄生R、C和失配造成的不同  频率特性。记住,工艺也在不断变小,随着工艺的变小,  可用带宽就会增加,可用速率也会提升。考虑到这一点,  这意味着更低的电源和更小的阈值。为此,为什么不把电  源节点当作高带宽输入呢,就像采样时钟或模拟输入引脚  一样呢?

    消息编辑者为:Amy ADI

Children
No Data