如何关闭PLL以及输出时钟问题

Question

我想在AD9510中单独关闭PLL功能，将其做为一个时钟分配芯片，如何配置寄存器来关闭？我的原理图如下，另外，默认配置的输出波形如图，输入是晶振产生的100MHz，是什么原因呢

Echen5 · Accepted Answer

0x0A寄存器的位[1:0]可用于关闭 PLL，请阅读数据手册P38页 &ldquo;PLL Power-Down&rdquo;部分内容。电路务必对照官网提供的评估板原理图进行设计。波形上看输出是100M，但其上叠加有高次谐波或干扰，你可以对输出进行频谱分析，并再输出端添加滤波器滤除高频分量，以得到较为纯净的输出。)