Post Go back to editing

ADC输入被时钟信号串扰

噪声来源:时钟管脚和模数隔离没有做好

保留FPGA输出时钟和ADC的连接,查看ADC的模拟输入,如下

删除FPGA输出时钟和ADC的连接,查看ADC的模拟输入,如下:

查看AD9269的芯片手册,发现ADC的时钟信号在芯片内部和AVDD连接,如何进行修改,需要在FPGA和ADC之间加一个时钟分配芯片么,该芯片需要用模拟电源供电么?

Thread Notes

Parents
  • 如果您是用 FPGA 产生时钟来驱动 AD9269,最好用示波器检查该时钟是否符合 ADC 的时钟规格。通过使用AD9517这样的时钟分配器,可以有效地改善时钟信号质量。PCB设计对于减少信号间的串扰和耦合也很重要,特别是在高速信号处理中。严格按照AD9269评估板的设计进行布线。

Reply
  • 如果您是用 FPGA 产生时钟来驱动 AD9269,最好用示波器检查该时钟是否符合 ADC 的时钟规格。通过使用AD9517这样的时钟分配器,可以有效地改善时钟信号质量。PCB设计对于减少信号间的串扰和耦合也很重要,特别是在高速信号处理中。严格按照AD9269评估板的设计进行布线。

Children
No Data