本人使用ADF4372生成时钟时,发现pll始终无法锁定,测试muxout后发现r分频输出50MHz时钟时,N分频输出约49.2MHz,请问大神们这是否正常?如何解决。本人电路如下图所示
您好,感谢对ADI产品的关注。
感谢您的分享,VP上的电容要是对地电容~
vp电路画错了,已修复