Post Go back to editing

ADF4159的环路滤波器设计和扫频问题

我使用的是ADF4159的开发板EV-ADF4159EB3Z(无板载滤波器) + HMC587作为VCO

Q1.根据手册,VCO的输出应该是通过EV-ADF4159EB3Z的VCO/2接口反馈回PLL

但是设计滤波器时VCO/2的选项无法被选择 ,原因是什么,怎么解决呢

Q2.ADF4159芯片手册中给出了扫频时两频率点之间的Timer计算公式,假如PFD=100 MHz,令CLK1=2、CLK2=1,那么最小Timer值是0.02 μs,请问这个0.02 μs包括了锁定时间吗?

如果我的VCO在扫宽2.5GHz、扫描周期164 μs、Timer=0.02 μs的条件下工作,输出能否稳定?对环路滤波器的设计有什么要求?

Q3.扫描频率误差能否通过ADIsimPLL中的仿真结果来判定?

根据仿真波形来看,频率只在三角波的峰值和谷值出现较大误差,在峰值和谷值之间误差接近0,是否可以理解为频率误差在此范围内近似等于ADF4159的频率分辨率?

Q4.ADF4159芯片手册中的一个扫频计算范例,其中的频率分辨率和频域分辨率的物理意义有什么区别,它们和最终的Frequency Error有什么关系呢

感谢答复!

  • 您好,感谢对ADI产品的关注。

    依次回答您的问题:

    1.HMC587这个VCO没有二分频输出。评估板文档是配合HMC515进行的相关说明。您可以直接使用HMC587的RFOUT进行仿真。

    2.timer是每一步的跳频步长,和锁频时间没有直接关联。环路滤波器可以使用ADIsmPLL进行仿真。

    3.扫频误差仿真工具中没有给出定量的分析结果,实际的输出误差可以通过相应的仪器去测量分析chirp。仿真和实际结果都是峰谷处偏差更大。中间的误差很小,线性度很好。

    4.建议您参考英文版数据手册。两者的区别可以从公式看出来。前者是ADF4159本身可以实现的频率最小跳变。后者是扫频时的最小频率跳变。两种称呼只是翻译的问题而已。

    您也可以发送邮件到china.support@analog.com进一步讨论。

  • 追加问题:
    Q1.扫频时,两频点间的实际扫描时间,是否等于两频点间的超时间隔timer+PLL锁定时间?
    Q2.PLL的锁定时间如何计算?最小能达到多少?
    Q3.下图由芯片手册给出,可知两频点间的超时间隔是timer=CLK1*CLK2/fPFD=0.78μs,但PLL的锁定时间能做到这么小吗?还是说在斜坡扫频模式下,PLL不需要把每个频点都锁住?
    Q4.如何确定filter的带宽?(我只知道filter的带宽和锁定时间成反比,但带宽增大噪声也会增大
    如果扫宽为5-10GHz,扫描周期100μs,timer=1μs,用EV-ADF4159EB3Z+HMC587能否锁住?filter的带宽有推荐值吗
  • 从我们的测试结果看,应该是第一点锁定后,后面不是每一步都锁住,但是线性度还是好的,步长的最小值就是timer能实现的最小值。锁定时间没有个特别定量的计算,您可以使用ADIsimPLL进行仿真。

    您的具体应用中。能否实现1us的timer,要根据您应用中的PFD频率去计算。100us的扫频周期需要使用快锁。这些都可以在ADIsimPLL进行仿真。

    您也可以发送邮件到china.support@analog.com进一步讨论。

  • 您说100us的扫频周期需要使用快锁,但手册中说快速锁定无法用于斜坡模式

    新的问题如下

    目标:扫宽5-8 GHz,周期600 μs的三角扫频

    使用adf4159+hmc587,滤波器带宽1MHz,PFD频率100MHz

    Q1.请问滤波器阶数应该选择三阶还是四阶呢?

    Q2.图一是四阶的,C4=54.4 pF,VCO的输入电容是Ct=2.4pf,两者相差过大会有什么不好的影响吗?

     (图一)

    Q3.图二是三阶的,我用的放大是OP184,Vr应该是多少呢?看到helpfile中Vr is set to 0.5*(Vmax + Vmin) where Vmax is voltage where the PD saturates when sourcing current,  and Vmin is the voltage where the PD saturates when sinking current.但我还是不太明白Vmax和Vmin代表什么。

     (图二)

    Q4.另外,adf4159评估板的板载滤波器原理图中,OP184的+级还接了一些电阻和电容,而仿真设计的滤波器OP184+级是只接了偏置Vr,这里需要参考板载滤波器吗?

    Q5.怎么确定滤波器的参数设置是否合理?

    图三是采用三阶滤波器后的时域特性,是否输出正确的三角波,且满足所需的频率误差,滤波器设计就算完成,可以实际运用了?

     (图三)

    (感谢回复!您辛苦了)

  • 是的,fast ramp 模式用于三角波。

    滤波器的设计因为使用的是高压VCO,需要选择有源滤波,三阶或者四阶都可以,您可以用ADISIMPLL工具仿真不同的滤波器下的输出结果,关于滤波器的设计,理论指导您可以参考相应的资料。设计时可以参考ADF4159的评估板原理图。下面的文档,供参考。

    ewh.ieee.org/.../2007_05_Fischette.pdf