现要将10MHZ的信号倍频到1Ghz，并且对输出信号的相噪有较高要求，可以推荐一下性能合适的pll芯片么，或者数字鉴频鉴相芯片。
另，已用HMC983,HMC984设计了电路测试，但我注意到ADIsimPLL软件仿真时显示参考频率只能是鉴相频率（datasheet中Fpd典型值为50MHZ，最大为175Mhz）的整数倍，但在设计中我输入的参考信号是10Mhz，电路现在能锁定，输入的参考信号小于鉴相频率的典型值会有很大影响么？
现要将10MHZ的信号倍频到1Ghz，并且对输出信号的相噪有较高要求，可以推荐一下性能合适的pll芯片么，或者数字鉴频鉴相芯片。
另，已用HMC983,HMC984设计了电路测试，但我注意到ADIsimPLL软件仿真时显示参考频率只能是鉴相频率（datasheet中Fpd典型值为50MHZ，最大为175Mhz）的整数倍，但在设计中我输入的参考信号是10Mhz，电路现在能锁定，输入的参考信号小于鉴相频率的典型值会有很大影响么？
