PLL环路超窄时候和正常计算还一样吗

大家好:

有个问题想请教一下。

我看大多数文章或者手册中环路滤波器的环路带宽都是10k或者100khz这样,但要是这个环路带宽特别窄,比如1hz或者10hz,我用adisimpll仿真发现会很卡,仿真时间加长,最后的环路中的电容值也很大,都是100UF以上,请问这样窄的环路理论和正常的还一样吗,需要注意点什么?

比如:

1.电容值这么大对电容与没有什么要求?

2.带内噪声还是主要是参考的吗,会不会被电源,底噪等噪声影响(假设其他噪声都比参考好的情况下)

3.假设以上都不会影响,且不考虑锁定时间的问题,是不是环路越窄,相噪积分抖动会越好?