ADF4112 无法完全锁定,VCO输出在设计频率处跳动

技术专员和坛友们,我在使用ADF4112锁定时出现了无法完全锁定的情况,希望大家能给我一些建议,谢谢!

具体情况如下:

我利用ADIsimPLL仿真了一个锁相环,并且按照它计算出的环路参数焊接环路滤波器,具体设计参数及仿真结果如下:

设计频率 鉴相频率 环路带宽 相位裕度 VCO灵敏度 电荷泵电流
2598MHz 1MHz 100KHz 45° 100.1MHz 5mA(VP=5V)

在实验中,发现VCO的输出频率能够从初始的2.375GHz迅速被拉至设计频率2.6GHz处,但是无法完全锁定,而是在2.6GHz处抖动。仿佛相位捕获过程被干扰。见下面的视频所示:(视频中的设计频率是2.4GHz,因为我尝试了很多组参数,临时拍了一次实验结果作为存档。在所有的设计中,VCO输出频率都是迅速被拉至设计频率但是持续抖动。)

我监测了VCO的控制电压,发现它有规律地周期性波动,仿佛被一个缓慢的信号调制了,大概是300~400Hz,如下图所示:

不明白这个缓慢的波动是来自哪里,但是很明显就是它导致VCO输出无法锁定。是与我的环路滤波器参数有关吗?还是芯片ADF4112的某个参数没有设置正确呢?

希望得到指点,感激!!