问题描述：
想把ADHV4702的输出电流增大100mA， 采用VP2540和VN2540两个MOS管，按照Datasheet中的扩流设计电路，仿真看不到问题。但是，在实验中ADHV4702大概输出电流50mA的时候1分钟就会烧毁，已经烧毁6片，求帮忙。
初步分析 ：
由于M1的D极串联了100k的电阻R4，因此M1的输出会被限流，输出电流主要由ADHV4702承担，当实际输出为50mA的时候，会被放大器的输出电流所限制，且放大器达到了最大输出电流，通过仿真的结果可以发现其输出电流为25mA（参考下图的仿真曲线），而且实际输出电压也衰减到50V；
而ADHV4702的输出电流的典型值为20mA，实际情况超出了规格要求，因此长时间运行后出现损毁。
短路R4后的验证分析
上图是将100k电阻短路的等效电路，而仿真的结果参考下图，可以发现两点：
①：Vout的阶跃响应存在过冲，说明环路的稳定性可能存在隐患；
②：ADHV4702的输出电流在建立的瞬间存在过冲，其峰值为+/-18mA左右，而稳定后的电流值为6mA，ADHV4702的静态功耗依然比较高，这会导致放大器更热；
根据之前的仿真和分析需要进一步完善电路
完善电路的需求如下
- 降低ADHV4702的静态输出电流，以降低ADHV4702的整体功耗；
- 在满足带宽的条件下，提高环路的稳定性，原电路因为负载包含了一个8mH（L1）的电感而使得过冲不严重，首先需要重新验证在驱动阻性负载和容性负载时的更恶劣条件，然后优化补偿网络；
该电路功能和性能的基本需求如下：
- Vout: +/100V;
- Iout: 100mA;
- BW: 1KHz;
原电路在更恶劣条件下的仿真分析
如上图所示，考察在驱动容性负载时的电路状态
- 让PA的输出驱动100nF的电容和2k的电阻并联的负载；
- 虽然Vout的阶跃响应最终输出稳定，但是可以观察到在阶跃响应建立的瞬间是存在振铃和过冲；
- 通过放大器的输出电压和输出电流Vol和Ix(U2:OUT)（下图的蓝色和红色波形）更容易观察到这个不稳定的隐患——振铃，这预示着环路的相位裕度不足；
开环分析相位裕度
- 如上图所示，通过L1 (1T)将环路从ADHV4702的反相端截断，使得环路在DC条件下导通，而在AC条件下断开；
- 在ADHV4702的反相端通过C1 (1T)注入AC 激励源，进而对其进行开环分析；
由此获取环路增益(LoopGain)曲线（参考下图）
获取环路增益曲线V(VF)，当环路增益为0dB的时候，其相位裕度约为44°，环路的稳定性处于临界状态（相位裕度小于45°认为环路不稳定）；
需要对控制环路增加补偿
如上图所示：
- 增加反馈电容C1=10pF，该电容的耐压需要达到200V；
- 比例电阻R3和R2，改为22k和200k，保证同相增益为x10；
- 增加M1和M2的栅极电阻R7和R8，阻值为100R，同时增加M1和M2在S极的限流电阻R11和R12，分别为1R；
- 同时为了限制ADHV4702的输出电流不至于过大，将R6增加至39k；
下图为环路的阶跃响应仿真结果，可以观察到当驱动100nF+2k的负载时，Vout和Vol的阶跃响应没有过冲和振铃，说明环路稳定；
在该补偿条件下进一步做开环分析
按照与之前一样的方法，获取环路增益(LoopGain)曲线，如下图所示，可以得到环路增益的相位裕度增加至59°，说明提高了环路的稳定性；
负载为特定需求下的仿真验证
如上图所示，将负载恢复为原电路，驱动负载2kR+6.8mH，下图为仿真的结果，显示其阶跃响应显示环路依然稳定同时运放的瞬态输出的峰值电流会相对于驱动容性负载时会变小；
验证最终的带宽是否符合需求
通过下图的仿真结果可以得到如下结论：
- 仿真在驱动感性负载条件下的闭环带宽，其-3dB点为3kHz，满足客户需求；
- 需要注意的是负载中的电感L1会限制环路的带宽；
- 如果需要在负载条件不变的情况下提高带宽，可以将C1改为更小的电容；
