Post Go back to editing

【有奖互动】关于锁相环PLL,这些资料千万不要漏看了!

锁相环作为常见的电子电路,一直以来是电子工程师最头痛的电路设计之一。下至初学者上至资深电子人,都可能不清楚锁相环的基本构成及工作原理、作用用途。为了帮助各位小伙伴一次性厘清这些问题,斑竹这期就重点聊聊锁相环PLL,同时分享出咱们ADI PLL相关资料,希望对大家有所帮助噢~

 

什么是锁相环(PLL)

锁相环是一种反馈系统,其中电压控制振荡器和相位比较器相互连接,使得振荡器频率(相位)可以准确跟踪施加的频率 或相位调制信号的频率。锁相环可用来从固定的低频信号生 成稳定的输出频率信号。其存在于各种高频应用中,从简单的时钟净化电路到用于高性能无线电通信链路的本振(LO),以及矢量网络分析仪(VNA)中的超快开关频率合成器。

 

了解锁相环PLL基本原理:

https://www.analog.com/cn/analog-dialogue/articles/phase-locked-loop-pll-fundamentals.html

 

PLL常见问题解答

ADI作为高性能模拟器件供应商,在锁相环领域已有十多年的的设计经验。到目前为止,ADI的ADF系列锁相环产品所能综合的频率可达8GHz,几乎能够涵盖目前所有无线通信系统的频段。ADF系列PLL频率合成器不仅包括整数分频,小数分频VCO外置产品,还包括集成了VCO的产品。在该领域,ADI也积累了不少有价值的疑问,并针对此梳理了《PLL常见问题解答》一书,感兴趣的小伙伴不要错过哦~

 

扫描二维码,并搜索《PLL常见问题解答》

 

PLL工具推荐

为了帮助射频系统设计师减少开发风险,加快产品开发周期,ADI还推出了ADIsimPLL 设计工具,这是一款全面且易于使用的 PLL 频率合成器设计和仿真工具。可以模拟所有可能影响 PLL 性能的关键非线性效应,包括相位噪声、分数-N 型杂散和抗反冲脉冲。

ADIsimPLL设计工具与以前的版本完全兼容,消除了 PLL /频率合成器开发过程中的耗时迭代。ADF4xxx 系列频率合成器可服务于多种应用,例如无线基站、LAN、手机和 PDA、宽带无线接入、工业应用、仪器仪表和测试设备、卫星、声纳和 CATV。我们的 ADIsimPLL 设计工具支持最新的 PLL 频率合成器,包括用于基站和通用应用的新型高度集成的 ADF4351 PLL,以及用于卫星应用的 ADRF6850 集成宽带接收器。

ADIsimPLL下载:

https://www.analog.com/cn/design-center/adisimpll.html

 

PLL相关器件应用解答

咱们ADI中文技术论坛针对锁相环也设置了【锁相环专区】,有专属工程师坐镇在线解答各位小伙伴的技术问题。近年来沉淀了不少电路设计上的精彩回答,各位小伙伴是否遭遇过同样的问题呢?

  • ADF4159 MUXOUT输出

https://ez.analog.com/cn/pll/f/q-a/565259/adf4159-muxout

  • AD9545 输入端与输出端信号延迟问题

https://ez.analog.com/cn/pll/f/q-a/565777/ad954

  • 是否95系列时钟芯片不支持外时钟模式时,经过divider呢?

https://ez.analog.com/cn/pll/f/q-a/565788/ad9518-3

  • HMC778扫频设置问题

https://ez.analog.com/cn/pll/f/q-a/564962/hmc778

  • 哪一款锁相环芯片噪声性能最好

https://ez.analog.com/cn/pll/f/q-a/564151/thread

 .......

还有更多精彩回答可以前往【锁相环专区】查看哦~

Gift学知识赢好礼——

作为咱们论坛一贯的传统,学知识肯定要搭配好礼相送啦~

  1. 在本帖下方跟帖,分享你在电路设计上对锁相环应用的见解心得;
  2. 你是否使用过ADI PLL的产品呢?在下方跟帖分享出来,并谈谈你对他们的使用感受

*奖品有限,限量10份,走心者得哦~

*活动时间截止2023年2月23日