模拟对话 2007年第41卷第1期

本期介绍

 本期《Analog
Dialogue杂志》,2007年第41卷第1期,是首次印刷中文版和日文版发行,所以我们要借此机会向这两版的新读者表示特别欢迎。

电力产业的快速发展推动全世界加强现有电力网的传输和配电并且建设新的变电站。微处理器技术的进步和技术支持人员成本的增加是电力公司使用高精度集成自动化系统设计新的自动高压变电站的主要推动力。

高性能ADC前端电路对达到要求的系统性能至关重要。最佳的设计取决于许多因素,包括应用、系统划分和ADC体系。放大器增加功耗并且增加噪声,而变压器不增加功耗而且附加的噪声可以忽略。另一方面,放大器能够放大直流信号,提供容易调整的增益,而且具有平坦的增益响应。

进行准确的高速时域测量非常富有挑战性,但是掌握一些实验技巧和有益的传统工程常识会有助于得到快速准确的结果。为高速测量选择示波器和探头时,首先要考虑的是信号幅度、信号源阻抗、上升时间和带宽。探头的种类和地线的长度也相当重要。

2007年我们也计划推出“搁置(Back
Burner)”网络专栏,该专栏注重设计理念、测量提示和技巧、指导和难题。这一季度的文章,目前只能在网上提供,包括测量环境和PCB温度的提示,使用ADuC7024实现脉动血氧仪和波形发生器的设计以及一种可提高基于加速计的计步器性能的算法。我们希望您能喜欢这个新的专栏。

欢迎提出您的宝贵意见。

Scott Wayne [scott.wayne@analog.com]

下载:英文版

  • By Colm Slattery [colm.slattery@analog.com]

     

    引言

    电力产业的快速发展推动全世界加强现有电力网的传输和配电并且建设新的变电站。微处理器技术的进步和技术支持人员成本的增加是电力公司使用高精度集成自动化系统设计新的自动高压变电站的主要推动力。

    按照电压高低,变电站可以分为两类:高压变电站包括500 kV,330kV和一些220 kV变电站;而220 kV终端变电站、110 kV和35 kV变电站则归为中、低压变电站。高压(传输)变电站是大型户外站。低压(配电)变电站则为城区室内系统,用来控制城区高负载密度。

    日益增强的信号处理技术使得下一代系统的准确度可优于0.1%,而目前系统的准确度典型值为0.5 % — 准确度的提升主要由于采用高性能同时采样ADC;它们提供了满足未来系统要求的分辨率和性能。

    系统体系结构

    图1示出了一个典型三相测量系统中的波形。每一相功率由一个电流互感器(CT)和一个电压互感器(PT)来表示。完整的系统由三相组成。系统任意时刻平均功率,可以通过对每一互感器器输出做快速大量采样,对采样数据做离散傅立叶变换(DFT)并且完成必要的乘法和求和运算。

    图1. 典型3相系统中的电流波形和电压波形

    ADC对三个CT和三个PT输出做32组同时采样,并将结果保存在RAM中。然后系统对6路输出做DFT运算,并且用实部和虚部形式(A+jB) 表示结果。每一个互感器的幅度和相位信息可按下式计算:

    假设用A+jB表示CT1的实部和虚部;用C+jD表示PT1的的实部和虚部 ,那么其幅度(Mi)和相位(Pi)则为:

    通过PT1和CT1的功率为:

    Analog Devices

    同理可计算通过PT2和CT2以及PT3和CT3的功率ü2和ü3。系统总功率可以通过对三个单相功率求和得到:

    Analog Devices

    上述方法使用DFT和计算公式可确定单一频率的系统功率。如果使用快速傅立叶变换(FFT)代替DFT,可以提供高次谐波和其它高频分量;这可以计算系统的其它信息,例如系统损耗或无用噪声的作用。

    系统要求

    变电站可能包含几百个互感器。将待测的电压和电流值调节到±5 V或±10 V互感器的满度输出范围表示比输电线的满度输出功率能力大得多。一般,待测的输电线值(特别是电流)小于互感器满度范围的5%,互感器输出典型值在±20 mV范围内,超出这个范围的信号很少出现;当出现大信号时一般认为系统故障。

    准确测量这些小信号需要具有高信噪比(S/N)的高分辨率ADC。采用的多通道ADC还必须具备同时采样能力。例如,目前可提供的系统具有14 bit分辨率能力 — AD78651 4通道、14 bit ADC可以接受真正的双极性输入信号,并且提供80 dB SNR。然而,现在对于10 kSPS采样速率16 bit分辨率的高性能多通道ADC的需求越来越强烈。为了完成三相电流和电压的准确测量,ADC应该具有同时采样6个通道的能力,并且必须具有优良的SNR测量小信号。当一个系统中使用很多ADC时,功耗问题也很重要。

    满足以上全部要求的一个例子是AD7656,2它包含6个低功耗、16bit、250 kSPS逐次逼近(SAR)型ADC。如图2所示,AD7656采用iCMOS?工业CMOS工艺3,它将制造高压器件的工艺与亚微CMOS工艺和互补双极型工艺相结合。iCMOS工艺能够制造出高电压工作能力的高性能模拟IC。与采用传统的CMOS工艺制造的模拟IC不同,iCMOS器件能够接受双极性输入信号,从而提高了性能,并且大幅度缩减了功耗和封装尺寸。

    Analog Devices :AD7656

    图2. AD7656包含6个同时采样ADC、一个参考电压源、 三个参考缓冲器和一个振荡器

    如图3所示,AD7656具有86.6 dB的高SNR可以提供满足测量互感器输出的交流小信号所需的性能指标。其250 kSPS更新速率有助于简化快速数据采集所要求的系统设计以实现实时FFT后处理。AD7656可以直接接受来自互感器的±5 V和±10 V输出,无需增益或电平变换 — 而且每个器件的最大功耗仅为150 mW。当一块电路板上有许多通道ADC时,功耗是一项重要考虑。因为有一些系统需要一块电路板上有多达128个ADC通道(即22片6通道ADC),所以功耗成为一项关键指标。

    Analog Devices :AD7656

    图3. 在输电线监测应用中峰峰噪声是一项关键指标。AD7656在8192次采样中,只有6个码字峰峰值噪声。

    ADC以外的其它因素

    一个完整的输电线测量系统如图4所示。虽然ADC是系统的核心,但是在设计一个高性能系统时,其它的许多因素也必须考虑。参考电压源和输入放大器也是系统性能的关键因素,隔离问题可能是远程通信中还需要考虑的问题。

    图4. 输电线监测系统

    ADC参考电压源考虑

    使用ADC内置参考电压源(带内部参考电压源的器件)还是外部参考电压源取根据系统要求。当一块电路板上使用多片ADC时,最好使用外部参考电压源,因为公共参考电压源能够消除不同参考电压直接的差别,所以利用比率测量的优点。

    一般,低漂移参考电压源对于减少参考电压源对温度的敏感性也很重要。一些简单的计算可以帮助我们理解漂移的重要性,并决定是否采用内部参考电压源。例如,一款10 V满度输入的16 bit ADC的具有152 μV分辨率。AD7656内部参考电压的温度漂移为25 ppm/°C最大值(6 ppm/°C典型值)。在50°C温度范围内,参考电压漂移达1250ppm,即12.5 mV。在对漂移要求严格的应用中,最后选择外部低漂移参考电压,例如ADR4214(1 ppm/°C)。在50°温度范围内,一个1ppm/°C参考电压的漂移仅为0.5 mV。

    放大器选择

    为输电线监测应用选择放大器的主要考虑是低噪声和低失调电压。

    驱动放大器产生的噪声必须尽可能低以保证SNR和ADC的转移噪声性能。低噪声放大器在测量交流小信号时很有用。放大器在全温度范围内总的失调误差(包括漂移)应该小于所要求的分辨率。OP11775/OP21776/OP41777系列放大器具有低噪声性能(8.5 nV/√Hz)和低失调漂移。例如,OP1177运算放大器具有60 μV失调电压最大值和0.7 μV/°C失调电压漂移最大值。在50℃温度范围内,失调电压漂移最大值为35 μV,所以由于失调和失调漂移引起的总误差小于95 μV或0.0625LSB。

    对于输电线监测应用,功耗可能是重要考虑,特别是测量一块PCB板上的128个通道时。OP1177系列放大器通常每只放大器消耗的电源电流小于400 μA。

    下表列出了为输电线监测应用推荐的几款放大器。

    OP4177 8.0 15 75 0.4 TSSOP, SOIC
    ADA4004 1.8 40 125 1.7 LFCSP, SOIC
    OP747 15 30 100 0.3 SOIC

    ADC电源设计

    ADC需要模拟电源和数字电源。大多数系统都具有5 V数字电源,但许多系统却没有5 V模拟电源。如果模拟电路和数字电路使用同一个电源,会将有害的噪声耦合到系统,通常应该避免这样的操作。对于可提供±12 V双极性电源的设计,可使用低成本、低压差(LDO)稳压器, 例如ADP333010,产生3 V或5 V优质电源,随着温度、负载和输电线电压的波动可达到1.4%准确度。

    通信

    单个变电站中的许多系统需要与远端主系统控制器通信,通常要保证电气隔离。使用发光二极管(LED)和光电二极管的光耦合解决方案正在被iCoupler?数字隔离器11所替代。iCoupler?数字隔离器使用芯片级微变压器,其数据传输速率是常用高速光耦的2~4倍,功耗仅为1/50 — 从而降低了散热功耗,提高了稳定度并且降低了成本。除了以上优点,集成解决方案还能节省PCB面积并且简化了布线。ADuM1402124通道数字隔离器支持高达100 MSPS数据传输速率和高达2.5 kV额定隔离电压。

    RS-232经常被用于连接多个系统,所以每个系统和总线之间的隔离非常关键。数字隔离器不支持RS-232标准,所以它们不能用在收发器和电缆之间;它们只能用在收发器和本地系统之间。ADuM1402iCoupler数字隔离器与ADM232L13 RS-232收发器和隔离电源配合使用,可以消除接地环路,并且可有效地防止浪涌损害。

    对于使用RS-485协议的系统,可以提供ADM248614单片隔离的RS0-485收发器(见图5)。它支持高达20 Mbps数据传输速率和高达2.5 kV隔离电压。

    ADM2486

    图5. ADM2486是一款低成本、小封装带隔离的RS-485收发器

    信号处理

    输电线监测应用需要数字信号处理(DSP)完成复杂的数学计算。

    ADSP-BF53115高性能、低成本、低功耗Blackfin处理器非常适合完成这些复杂的DFT或FFT计算。

    Blackfin16处理器——高集成度系统芯片(SoC)——包含一个CAN 2.0B控制器、一个TWI控制器、两个UART接口、一个SPI接口、两个串行接口(SPORT)、9个通用32 bit定时器(8个带PWM功能)、一个实时时钟、一个监视定时器和一个并行外设接口(PPI)。这些外围设备提供了该系统多个组成部分与接口之间通信所要求的灵活性。

    ADSP-BF53617和ADSP-BF53718 Blackfin处理器都支持IEEE 802.3 10/100 以太网媒体接入控制器(MAC)标准。这是现在满足许多输电线监测系统要求的标准。

    实际设计考虑

    当设计PCB板时,ADC的位置和布局应该做特别考虑。模拟电路和数字电路应当彼此分开,并且应该限定在PCB的某个区域内。至少应该使用一个接地平面。避免在ADC下走数字线,因为数字线会将噪声耦合到ADC管芯。允许模拟接地平面在AD7656下布线以避免噪声耦合。时钟和其它高速开关信号应该用数字地屏蔽,避免将数字噪声辐射到电路板的其它部分;高速开关信号决不能靠近模拟信号线路。模拟信号和数字信号线应当避免交叉。PCB上不同的相邻层的印制线彼此间应当成直角以减少馈通影响。

    进入ADC的电源线应当使用尽可能粗的印制线,以降低线路阻抗,并且减少电源线尖峰毛刺的影响。AD7656电源引脚与PCB板上电源印制线之间应该有良好的欧姆接触;每个电源引脚应当使用单个过孔或多个过孔。良好的去耦对于降低接到AD7656的电源阻抗以及减小电源尖峰幅度影响也很重要。所有的电源引脚都应该连接并联去耦电容(一般为100 nF和10 μV),电容应尽可能靠近——最好直接连接到——电源引脚及相应接地引脚。

    结论

    全世界电力需求日益增长正在推动输电线和输电线变电站数目的增加。随着对自动监测和故障检测系统的要求越来越高,使用具有大量通道的系统将成为一种趋势。当在每块PCB使用多个ADC时,虽然可以有效地利用PCB面积但功耗问题却变得至关重要,因为系统设计工程师要努力降低成本,同时还要提高系统的性能。

    使用高性能ADC(例如AD7656)可以提高系统性能。利用AD7656具有6通道和16 bit分辨率及其低功耗、高SNR和小封装组合优势满足下一代输电线监测系统设计的需求。

    参考文献 — 从2007年4月起有效

    1ADI公司网站: www.analog.com (Search) AD7865

    2ADI公司网站: www.analog.com (Search) AD7656

    3ADI公司网站: www.analog.com (Search) iCMOS

    4ADI公司网站: www.analog.com (Search) ADR421

    5ADI公司网站: www.analog.com (Search) OP1177

    6ADI公司网站: www.analog.com (Search) OP2177

    7ADI公司网站: www.analog.com (Search) OP4177

    8ADI公司网站: www.analog.com (Search) ADA4004

    9ADI公司网站: www.analog.com (Search) OP747

    10ADI公司网站: www.analog.com (Search) ADP3330

    11ADI公司网站: www.analog.com (Search) isolators

    12ADI公司网站: www.analog.com (Search) ADuM1402

    13ADI公司网站: www.analog.com (Search) ADM232L

    14ADI公司网站: www.analog.com (Search) ADM2486

    15ADI公司网站: www.analog.com (Search) ADSP-BF531

    16ADI公司网站: www.analog.com (Search) Blackfin

    17ADI公司网站: www.analog.com (Search) ADSP-BF536

    18ADI公司网站: www.analog.com (Search) ADSP-BF537

  • 关于宽带ADC前端设计考虑ΙΙ:用放大器还是用变压器驱动ADC?

    By Rob Reeder [rob.reeder@analog.com]
    Jim Caserta [jim.caserta@analog.com]

     

    高性能模数转换器(ADC)“前端”的输入配置设计对达到要求的系统性能至关重要 。优化总体设计取决于很多因素 ,包括应用性质、系统组成和ADC的结构。以下的问答主要节绍了使用放大器和变压器影响ADC前端设计的一些重要的实际考虑。

    问:放大器和变压器根本区别是什么?

    答:放大器是有源器件,而变压器是无源器件。放大器和其它所有的有源器件一样,消耗功率并且产生噪声;变压器不消耗功率并且产生的噪声可以忽略不计。两者都涉及到动态效应问题。

    问:为什么选择放大器?

    答:放大器的性能限制比变压器少。如果必须保持直流(DC)电平,就必须使用放大器,因为变压器是固有的交流(AC)器件。另外,如果需要,变压器可以提供电流隔离。放大器提供增益比较容易,因为放大器的输出阻抗实质上与增益无关。另一方面,变压器的输出阻抗与电压增益呈平方关系增加——电压增益取决于匝数比。放大器在通带范围内提供平坦的响应,而没有由于变压器寄生交互作用引起的纹波。

    问:放大器通常产生的噪声有多大?如何减少这些噪声?

    答:让我们考虑一个典型的放大器,例如ADA49371,如果设置增益G=1,那么输出的噪声谱密度在高频部分是6 nV/√Hz,与此频带可比的采样速率为80 MSPS 的AD9446-82 ADC的输入噪声谱密度是10nV/√Hz。这里的问题是,放大器的噪声带宽等于ADC的全带宽(中心频率位于500 MHz),而ADC的噪声又必须限制在第一奈奎斯特范区(40 MHz)。在没有滤波器的情况下,放大器的噪声有效值是155 μVrms,ADC的噪声有效值是90 μV。从理论上讲,总系统的信噪比(SNR)降低了6dB。为了从实验上证实这一点,用ADA4937驱动的AD9446-80测量的SNR结果是76 dBFS,本底噪声是-118dB(见图1)。如果改用变压器来驱动AD9446-80,测量SNR结果是82 dBFS。因此用放大器驱动ADC可将SNR降低6dB。

    图1. 使用没有噪声滤波器的ADA4937放大器驱动80 MSPS采样速率的AD9446-80 ADC

    为了提高ADC的信噪比,在放大器和ADC之间加了一个滤波器。如果使用的是一个100 MHz的双极点滤波器,放大器的总噪声有效值变为71 μV, 使ADC的信噪比仅降低3 dB 。使用双极点滤波器改善了图1电路的SNR达到79 dBFS,本底噪声为-121dB,如图2a所示。构建双极点滤波器的方法是放大器的每个输出引脚都串联一个24Ω的电阻器和一个30 nH的电感器并且差分连接一个47pF的电容器(见图2b)。

    图2a. 使用在外接100 MHz噪声滤波器的ADA4937放大器驱动AD9446-80 ADC

     

    图2b. 使用外接双极点噪声滤波器的ADA4937放大器驱动AD9446-80 ADC原理图

    问:高速放大器和ADC在功耗方面有何不同?

    答:这要看使用的放大器和ADC。具有相似功耗的两种典型放大器,AD83523 在5 V电压下的电源电流是37 mA(185 mW),ADA4937在5 V电压下的电源电流是40 mA(200 mW)。如果使用3.3 V电源供电,它们的功耗都可以降低三分之一,同时会稍微降低它们的一些性能。ADC的功耗差异性较大,这取决于它们的分辨率和采样速率。16 bit, 80 MSPS 的AD9446-80 功耗为2.4 W,14 bit,125 MSPS的AD9246-1254 功耗为415mW,12 bit, 20 MSPS 的AD9235-205功耗仅为95mW。

    问:在什么情况下需要使用变压器呢?

    答:当信号的频率很高而且ADC的输入端不允许很大的附加噪声时,变压器具有超越放大器的最大性能优势。

    问:变压器和放大器在增益方面有何不同?

    答:主要的区别在于ADC的输入阻抗,它直接影响系统的带宽。变压器的输入阻抗和输出阻抗与匝数比的平方有关,而放大器的输入阻抗和输出阻抗与增益(G)根本无关无关。

    例如,采用一个增益G=2的变压器,并且变压器的输入阻抗为50Ω,输出阻抗为200 Ω。 AD9246 ADC有一个4 pF的差分输入电容,它与一个200 Ω输出阻抗的变压器相连,会使ADC的-3dB带宽范围从650 MHz降低到200 MHz。为了提高ADC的性能和减少踢回噪声(kickback noise),通常需要外接一只串联电阻和微分电容,这样会进一步限制-3 dB的带宽,大概下降到100 MHz。

    如果使用一个低输出阻抗的放大器,例如使用ADA4937,结果通常会提供低于5 Ω的源阻抗。这样每个ADC的输入端可串联一只25 Ω限制瞬态电流的电阻器;这对于选用650 MHz模拟输入带宽的AD9246,应该是合适的。

    到目前为止,我们一直在围绕-3 dB带宽进行讨论。如果在单极点系统中需要增益起伏比较平坦,比方说0.5 dB,那么需要将-3 dB带宽扩展大约3倍。对于0.1 dB平坦度,需要将-3 dB带宽扩展6.5倍。如果需要0.5 dB平坦度达到150 MHz带宽,那么它的-3 dB带宽必须大于450 MHz。采用 G = 2的变压器很难做到这一点,但是采用低输出阻抗的放大器很容易实现。

    问:在究竟选择变压器还是放大器来驱动ADC时,要考虑哪些因素呢?

    答:我们可以把这些因素归结为6个参数,如下表所示:

    参数 通常优势
    带宽 变压器
    增益 放大器
    通带平坦性 放大器
    功耗要求 变压器
    噪声 变压器
    直流与交流耦合 放大器(保持直流信号)
    变压器(隔离直流信号)

    在有多个关键参数发生冲突的应用中,要做进一步分析和权衡。

    问:那么在分析中有要考虑哪些因素呢?

    答:首先要了解为给定的ADC设计前端的困难程度。第一,要了解ADC内部有缓冲器呢,还是没有(例如,开关电容型前端)?很显然,不论是哪一种情况,困难程度会随着频率的增高而增加。但是,对设计工程师来说,处理开关电容会更难一些。

    如果需要增益充分利用ADC的输入范围,那么倾向于采用变压器的应用会随着需要的增益(匝数比)增大变得越来越困难。

    当然,困难程度会随着频率的增高而增加。采用一个带缓冲器的ADC来设计一个低于100 MHz的中频(IF)系统要比采用不带缓冲器的ADC设计一个小信号高IF系统要相对容易一些,如图3所示。由于引进许多不同的参数,权衡利弊往往会变得很难,而且常常为跟追改变元件和评估参数的过程而感到困惑。

    图3. 设计难度与频率的关系

    随着设计的改进,使用电子数据表格记录所有的参数可能很有用。不存在满足所有情况的最佳设计方案;它取决于可提供的器件和应用技术指标。

    问:的确,设计工作不容易。能否介绍一下与系统参数相关的细节问题?

    答:首先,设计ADC的前端时,重要的是要考虑到所有的参数。要把每一个元件当作前一级负载的一部分来考虑,并且当源阻抗等于负载阻抗的共轭(见图4)时,会产生最大的功率传输。

    图4. 最大功率传输

    现在开始设计各个参数:

    输入阻抗是系统设计的特性阻抗。大多数情况下输入阻抗为50Ω,但可能会要求其它取值。变压器是具有很好互阻性能的器件。变压器允许用户根据需要耦合不同特性阻抗并且充分平衡系统的总负载。在一个放大器的电路里,阻抗被定义为输入阻抗和输出阻抗,放大器的阻抗特性不像变压器那样随频率变化。

    电压驻波比(VSWR)是一项无量纲参数,用来表示在有用带宽内输入功率反射到负载上的比率。当负载ADC达到满度输入时,VSWR是一项用来确定所需要的输入驱动能力的重要参数。

    带宽是在系统中使用的频率范围。带宽可宽可窄,可仅覆盖基带或者覆盖多个奈奎斯特区。带宽的边界通常限制在其最大幅度衰减-3dB处对应的频率。

    通带平坦度(或者增益均匀性)指在规定带宽内增益响应随频率变化量(包括正波动和负波动)。它可能会表现为波动,或者像Butterworth滤波器那样简单单调地下降。不管是哪一种情况,通常要求通带平坦度小于或等于1 dB,这对于稳定总系统增益至关重要。

    输入驱动能力是由特定应用需要的系统增益决定。输入驱动能力与带宽指标密切相关,并且依赖于所选择的前端元件,例如滤波器、放大器或者变压器。它们的特性是使输入驱动能力最难达到要求水平的原因之一。

    图5. 带宽、通带平坦度和输入驱动能力的定义

    信噪比(SNR)是在给定带宽内,满度信号的有效值与全部噪声分量平方和的平方根(RSS)的对数比,但是不包括失真分量。从前端方面来看,SNR会随着带宽、时钟抖动和增益的增加而降低(在高增益情况下,放大器在低增益时可能被忽略的噪声分量会产生明显作用)。

    无杂散动态范围(SFDR)是满度值的有效值与最大杂散频谱分量的有效值之比。前端杂散有两大危害,一个是造成放大器的非线性(或者使变压器造成不理想平衡),它主要产生二次谐波失真;另一个是输入失配并且按照一定的增益放大这种失配(在高增益情况下,失配更加严重,并且放大寄生非线性作用),通常将这种情况看作三次谐波失真。

    问:变压器的重要特性是什么?

    答:变压器有许多特性——例如电压增益和阻抗比、带宽和插入损耗、幅度和相位不平衡性,以及回波损耗。其它特性可能包括额定功率、配置类型(例如不平衡变压器或变压器)和中心点选项。

    使用变压器进行设计并不总是一帆风顺的。例如,变压器的特性会随着频率变化,从而使变压器模型复杂化。在ADC应用中开始变压器建模的一个例子如图6所示。每一个参数都取决于所选用的变压器。如果变压器生产商可提供变压器的模型,建议你与他们联系。

    图6. 变压器模型

    变压器特性包括:

    匝数比是次级电压与初级电压之比。

    电流比与匝数比成反比。

    阻抗比是匝数比的平方。

    信号增益正好等于匝数比。尽管电压增益无噪声,但是要考虑其它因素——后面将会讨论到。

    变压器可以简单地看作具有标称增益的带通滤波器。插入损耗是滤波器在规定频率范围内的损耗,虽然它是产品使用说明中最常见的测量技术指标,但还要考虑其它指标。

    回波损耗是指从变压器的初级端看次级端有效阻抗不匹配特性的一种度量。例如,如果变压器的次级线圈与初级线圈的匝数比的平方是2:1,那么我们预期当次级端终止的阻抗为100 Ω时,反射到初级端的阻抗是50 Ω。然而,实际上不是严格符合这种关系;例如,反射到初级的阻抗会随着频率变化。一般地,随着阻抗比率增加,回波损耗的变化程度也随着增加。

    幅度失衡和相失衡是变压器的重要特性。当要求设计非常高的中频时(高于100 MHz),设计工程师可以通过这两项技术指标预测非线性误差的大小。随着频率的增高,变压器的非线性误差的也随着增加,通常是相位失衡起主要影响作用,相位失衡会转化为偶次谐波失真(主要是二次谐波)。

    图7示出了单变压器配置和双变压器配置情况下,变压器的典型相位失衡与频率的关系曲线。

    图7.在单变压器和双变压器配置情况下,变压器的相位失衡与频率的关系曲线。

    请记住,因为变压器制造商不能都以相同的方法来规定所有的变压器指标,所以技术指标显然相同的变压器在相同情况下可能会表现出不同的性能。为你的设计方案选择变压器的最好方法是,收集和了解考虑到的所有变压器指标,向制造商索取在其产品技术资料中没有给出的所有关键数据。另外你可以使用网络分析器自己测量变压器的性能指标,可能会有用。

    问:选择放大器时要考虑哪些重要参数?

    答:选用放大器代替变压器的主要理由是为了获得好的通带平坦性。如果这项技术指标对你的设计方案来说很关键,那么放大器在规定频率范围内的波动会小一些,通常为±0.1 dB。变压器的频率响应波动会小一些,当必须使用变压器时要求“精细调整”,所以平坦性是一个问题。

    放大器的驱动能力是它的另一个优势。变压器不能驱动PCB板上很长的印制线。变压器用来直接连接到ADC。如果系统要求把驱动器或耦合器安装在远离ADC处,或者另外一块PCB板上,那么我们强烈推荐使用放大器。

    直流耦合特性也是使用放大器的一个原因,因为变压器是固有的交流耦合器件。如果直流频段在应用中很重要,可选择放大器,因为有些高频放大器可以耦合一直到直流的频率。可选的典型放大器包括AD8138和ADA4937。

    放大器还可以提供动态隔离(大约为30 dB~40 dB的反向隔离)以抑制无缓冲ADC输入端的瞬态电流产生的尖峰毛刺。

    如果设计要求为ADC的模拟输入提供宽带增益,那么放大器会提供优于变压器的匹配。

    另外要考虑带宽与噪声的折衷。如果采用的频率高于150MHz,变压器在保持SNR和SFDR方面会做得更好一些。然而,如果工作在第一奈奎斯特区或第二奈奎斯特区,那么变压器或放大器都可以使用。

    问:ADI公司的那些放大器最适合驱动高性能ADC?

    答:只有少数放大器最适合用于高速ADC的前端,包括AD81386和AD81397;AD83508,AD83519和AD835210;以及ADA4937和ADA4938。AD 8139通常用于设计基带系统,即有用输入频率低于50 MHz。AD8352通常用于设计中高频设计。这种放大器可以在高至200 MHz宽频带内具有优良的噪声和杂散抑制能力。ADA4937可以用于工作频率高达150 MHz,它的主要优点表现在驱动ADC的直流耦合应用,因为它可以提供很宽的共模输出电压范围。

    问:我可能要用到的ADC的重要特性是什么?

    答:目前流行的CMOS开关电容ADC没有内置的输入缓冲器,所以其功耗比带缓冲器的ADC要低一些。外部信号源直接连接到ADC的内置开关电容采样保持(SHA)电路(见图8)。这会产生两个问题。第一,输入阻抗随时间变化,因为工作方式在采样和保持之间不断切换。第二,注入到采样电容器的电荷会反射回信号源;这可能引起驱动电路里的无源滤波器的过渡延迟。

    图8. 带开关电容器ADC输入级电路框图

    重要的是把外部网络阻抗与ADC跟踪模式阻抗匹配,见图9。正如你看到的,输入阻抗的实部或阻性阻抗(用蓝色线表示)在低频段(基带)非常高(在几千欧姆范围内),在超过100 MHz的频段下降到2 kΩ以下。

    输入阻抗的虚部或容性阻抗(用红色线表示),一开始从一个相当高的容性负载,然后在高频段减小大约3 pF(见右边纵坐标)。要匹配这样的输入阻抗是一个相当具有挑战性的设计问题,尤其是在频率高于100 MHz的情况下。

    图9. 跟踪模式下开关电容ADC的典型输入阻抗与频率关系曲线

    图10和图11中的波形示出了差分输入信号的优势。乍一看,图10中示出的ADC的单端输入波形看起来很差。但是,图11证明了单端输入波形受到的干扰几乎完全是由于共模电压的影响。

    图10. 带开关电容的ADC的单端输入与时钟相关的波形测量

    图11. 带开关电容的ADC的差分输入与时钟相关的波形测量

    请看ADC的差分输入(见图11),我们可以看到输入信号干净多了。与时钟相关的尖峰干扰消失了。差分信号固有的共模抑制特性能够消除共模噪声,包括来自电源、数字源和电荷注入引起的共模噪声。

    带输入缓冲器的ADC比较容易理解和使用。输入源阻抗固定。缓冲器由晶体管组成,它以低阻抗驱动ADC,所以大大地减少了注入电荷和开关管引起的尖峰。与带开关电容的ADC不同,输入阻抗在模拟输入频率范围内变化很小,所以选择合适的驱动电路相对容易一些。带缓冲器的ADC特别适合于高线性、低噪声应用;它唯一的缺点是由于它自身的功导致ADC总功耗增加。

    问:你能否给我举出变压器和放大器驱动电路的例子?

    答:图12示出了4个使用变压器的ADC输入配置的例子。

    对于基带应用器件(见图a),输入阻抗很高,所以匹配起来很简单,不像在高频段匹配那么重要。通常,使用一个很小的串联电阻器和一个并联电容器就足以衰减电荷注入。这种简单的滤波器衰减了宽带噪声,从而优化了性能。

    为了得到宽带应用中匹配合适的输入阻抗(见图b),可以尝试让输入阻抗的实部(阻性)起主要作用。用电感或铁氧体磁珠与模拟前端并联或者串联从而将容性部分减到最少。这样可以得到很好的带宽,改进增益的平坦性并且提高性能(SFDR),就像使用AD93xx开关电容ADC系列时看到的那样。

    对于带缓冲的高中频(IF)应用(见图c),示出了带双不平衡变压器的配置,带一个类似于基带配置滤波器。这允许输入频率高达300 MHz并且提供很好的平衡,把偶次谐波失真减到最小。

    对于窄带(共振)应用(见图d),它的拓扑结构类似于宽带。但是,匹配方式采用并联而不是串联,以便将带宽缩小到规定的频带。

    图12 . 采用变压器驱动的ADC的前端设计

    在基带应用中,当采用放大器驱动带缓冲器或不带缓冲器的ADC时,设计将变得相当简单(见图13)。只要保证与ADC共同分担放大器的共模电压就可以使用一个简单的低通滤波器滤掉有无用的宽带噪声(见图a)。对于中频应用(见图b和图c),其匹配网络跟基带的情况非常相似,但是通常会有轻度下降。如果需要,可以在放大器的输出使用电感器或铁氧体磁珠以扩大带宽。

    但是,通常没有必要这样做,因为放大器的特性在有用带宽内变化很小,不像变压器那样变化较大。对于窄带应用或共振应用(见图d),滤波器与放大器的输出阻抗相匹配,抵消了ADC的输入电容。通常,使用多极滤波器用来滤除有用频段之外的宽带噪声。

    图13.采用放大器驱动的ADC的前端的设计方案

    问:请你总结一下设计要点好吗?

    答:当面对一项设计时,请记住:

    • 了解设计的困难程度。
    • 排列你设计中的重要参数。
    • 当确定变压器或放大器上的总负载时,应包括ADC的输入阻抗和输入电路的外部元件。

    当选择变压器的时候,要牢记:

    • 不是所有的变压器都做得一样。
    • 了解变压器的技术指标。
    • 向变压器制造商索要未给出的参数和仿真模型。
    • 高IF设计对变压器的相位不平衡性很敏感。
    • 甚高IF设计可能需要两个变压器或不平衡变压器来抑制偶次谐波失真。

    当选择放大器的时候,要牢记:

    • 注意噪声技术指标。
    • 了解放大器的技术指标。
    • 对低IF或基带频率设计,使用AD8138/AD8139。
    • 对中IF设计,使用ADA4937。
    • 对高IF设计,使用AD8352。
    • 放大器对不平衡性不那么敏感,所以可自动抑制偶次谐波失真。
    • 有些放大器可以将直流信号耦合到ADC的输入端,例如,AD8136/AD8139和ADA4937/ADA4938
    • 放大器具有将输入信号源与输出负载隔离的作用,所以对于处理对输入信号源敏感的应用,放大器比变压器更适用。
    • 放大器可以驱动长距离的负载,特别是当系统要求将一个设计化分成两块或更多块PCB板时特别有用。
    • 放大器可能会要求另外的电源,这样会增加系统的功率要求。

    当选择ADC的时候,要牢记:

    • ADC是否有内置的缓冲器?
    • 带开关电容的ADC的输入阻抗是时变的,对于高IF设计来说比较困难。
    • 如果使用不带缓冲器的ADC,输入匹配总是采用跟踪模式。
    • 带缓冲器的ADC即使是在高IF频段也容易设计。
    • 带缓冲器的ADC趋向于功耗较大。

    最后:

    • 用任何类型的ADC完成基带设计都是最容易的。
    • 使用铁氧体磁珠或低Q值的电感器来消除带开关电容ADC的输入电容。这样可以使输入带宽最大,改善输入匹配,维持优良的SFDR。
    • 为了处理高IF设计,可能需要两个变压器。

    问:请推荐一些进一步阅读的参考资料好吗?

    A. 应用笔记

    AN-742, Frequency-Domain Response of Switched-Capacitor ADCs.

    AN-827, A Resonant Approach to Interfacing Amplifiers to Switched-Capacitor ADCs.

    B. 技术文章

    Reeder, Rob. “Transformer-Coupled Front-End for Wideband A/D Converters.” Analog Dialogue 39-2. 2005. pp. 3-6.

    Reeder, Rob, Mark Looney, and Jim Hand. “Pushing the State of the Art with Multichannel A/D Converters.” Analog Dialogue 39-2. 2005. pp. 7-10.

    Kester, Walt. “Which ADC Architecture Is Right for Your Application?” Analog Dialogue 39-2. 2005. pp. 11-18.

    Reeder, Rob and Ramya Ramachandran. “Wideband A/D Converter Front-End Design Considerations—When to Use a Double Transformer Configuration.” Analog Dialogue 40-3. 2006. pp. 19-22.

    C. 技术资料

    AD9246, 80-/105-/125-MSPS 14-Bit, 1.8-V, Switched-Capacitor ADC

    AD9445 105-/125-MSPS 14-Bit, 5-/3.3-V, Buffered ADC

    AD9446 16-Bit, 80-/100-MSPS Buffered ADC

    AD8138 Low-Distortion Differential ADC Driver

    AD8139 Ultralow Noise Fully Differential ADC Driver

    AD8350 1.0-GHz Differential Amplifier

    AD8351 Low-Distortion Fully Differential RF/IF Amplifier

    AD8352 2-GHz Ultralow Distortion Differential RF/IF Amplifier

    ADA4937 Ultralow Distortion Differential ADC Driver

    ADA4938 Ultralow Distortion Differential ADC Driver

    ADC Switched-Capacitor Input Impedance Data (S-parameters) for AD9215, AD9226, AD9235, AD9236, AD9237, AD9244, AD9245.

    Go to their Web pages, click on Evaluation Boards, upload Microsoft Excel spreadsheet.

    参考文献 — 从2007年4月起有效

    1ADI公司网站: www.analog.com (Search) ADA4937

    2ADI公司网站: www.analog.com (Search) AD9446-80

    3ADI公司网站: www.analog.com (Search) AD8352

    4ADI公司网站: www.analog.com (Search) AD9246-125

    5ADI公司网站: www.analog.com (Search) AD9235-20

    6ADI公司网站: www.analog.com (Search) AD8138

    7ADI公司网站: www.analog.com (Search) AD8139

    8ADI公司网站: www.analog.com (Search) AD8350

    9ADI公司网站: www.analog.com (Search) AD8351

    10ADI公司网站: www.analog.com (Search) AD8352

  • By John Ardizzoni [john.ardozzoni@analog.com]

     

    做精确高速时域测量可能很困难,但寻找有助于改进测量方法的信息并不艰难。了解示波器和探头的基本原理总是有用的,但还需要掌握几种额外的本行业技巧和一些有益的传统工程常识以便有助于获得快速准确的结果。下面是我在过去25年中积累的一些技巧和方法。即使将其中一两种方法应用于您的测量方案,也会有助于改善您的测量结果。

    不能简单地搬一台现成的示波器和随便从抽屉里取一根探头用于高速测量。当为高速测量选择合适的示波器和探头时,首先应该考虑:信号幅度、信号源阻抗、上升时间和带宽。

    选择示波器和探头

    目前有上百种示波器可供选择,从非常简单的便携式示波器到价格达几十万美元的专用台式数字存储示波器(有些高档探头本身价格就可能达一万美元以上)。与这些示波器相配的各种探头种类也非常多,包括无源、有源、电流测量、光测量、高电压测量和差分信号测量探头。对现有每一种示波器和探头种类进行全面彻底的描述超出了本文范围,因此我们将集中讨论使用无源探头适合高速电压测量的示波器。这里所讨论的示波器和探头通常用于测量具有宽带和短上升时间特性的信号。除了这些指标外,我们还需要知道电路对负载的灵敏度,包括阻性负载、容性负载和感性负载。例如,当使用大电容探头时,测量快速上升时间的信号会产生失真;在有些应用中,电路根本不允许探头插入其中(例如,有些高速放大器,当将电容放在其输出端时会产生振荡)。了解电路的极限值和期望值会有助于您选择合适的示波器和探头组合以及使用它们的最佳方法。

    首先,信号带宽和上升时间会限制示波器的选择。一般原则是示波器和探头的带宽应该至少是待测信号带宽的三到五倍。

    带宽

    不管待测信号出现在模拟电路还是数字电路,示波器都需要具有足够的带宽以如实地再现信号。对于模拟信号测量,待测信号的最高频率将决定示波器的带宽。对于数字信号测量,通常是上升时间 — 而不是重复频率 — 决定所需要的示波器带宽。

    一般用-3 dB频率表示示波器的带宽,在-3dB处所显示的正弦波的幅度相对最大输入幅度下降到70.7%,即

    Analog Devices (1)

    保证示波器具有足够带宽以使误差最小至关重要。绝不应该在示波器的-3 dB带宽附近做频率测量,因为这在测量正弦波时会自动引入30%的幅度误差。图1所示是幅度精度随待测信号频率与示波器带宽比变化的典型衰减曲线。

    图1. 幅度衰减曲线

    例如,300 MHz的示波器在测量300 MHz频率处误差会高达30%。为了将误差保持在3%以下,其能够测量的最大信号带宽大约是0.3×300 MHz或90 MHz。换句话说,为了精确地测量100 MHz信号(<3%误差),您需要至少300 MHz带宽的示波器。图1的衰减曲线说明了关键一点:为了保持幅度误差合理,示波器和探头组合的带宽应该至少为待测信号带宽的3到5倍。为了保证幅度误差小于1%,示波器的带宽应该至少为信号带宽的5倍。

    对于数字电路,上升时间特别重要。为了保证示波器将如实地再现上升时间,可以使用预期的上升时间来确定示波器的带宽要求。这种关系假设电路响应类似于一个单极点、低通RC网络,如图2所示。

    Analog Devices

    对一个施加的电压阶跃信号的响应,其输出电压可以使用公式(2)计算。

     (2)

    对一个阶跃响应的上升时间定义为其输出幅度从阶跃幅度的10%上升到90%所花费的时间。使用公式(2),阶跃幅度10%对应的时间是0.1 RC,90%则对应2.3 RC。它们之间的差值是2.2 RC。因为-3 dB带宽(f)等于1/(2π RC),并且上升时间(tr)等于2.2 RC,所以

     (3)

    因此,对于单极点探头响应,我们可以使用公式(3)计算出信号的等效带宽,如果已知上升时间。例如,如果信号的上升时间是2 ns,则等效带宽为175 MHz。

     (4)

    为了保持3%的误差,示波器和探头的带宽至少应该是待测信号带宽的3倍。因此应该使用600 MHz 带宽的示波器来精确测量2 ns的上升时间。

    探头的构造

    考虑到探头的简单性,它是一个非常值得注意的装置。探头由一个探讨尖端(它包含一个并联的RC网络)、一段屏蔽线、一个补偿网络和一个地线夹组成。探头最重要的要求是在示波器和待测电路之间提供一个非侵入式接口 — 尽可能不影响电路,同时允许示波器能够几乎完美地再现待测信号。

    过去为了测量栅级和板极电压时,需要高阻抗以减小信号节点的负载。所以先将探头放在在真空室几天,待开始测量时再取回。当今这个原理仍然非常重要。高阻抗探头不会对待测电路增加太大的负载,因此在测量节点上可提供真实信号的精确波形。

    根据我的实验室经验,最常用的探头是10倍和1倍无源探头;10倍有源场效应晶体管(FET)探头是次常用的。10倍无源探头将信号减少到原来的十分之一。1倍探头没有衰减,可以直接测量信号。它具有1MΩ输入阻抗,而且探头尖端的电容高达100 pF。图3示出是10倍衰减、10 MΩ探头的典型原理图。

    图3. 探头原理图

    Rp (9 MΩ)和Cp位于探头尖端内,R1表示示波器的输入阻抗,C1表示示波器的输入电容和探头补偿箱电容的组合值。为了精确地测量,两个RC时间常量(RpCp和R1C1)必须相等;任何不平衡都会引入上升时间误差和幅度误差。因此,在测量前总是要校准示波器和探头的工作非常重要。

    校准

    在获得一台可以工作的示波器和探头后应该要做的第一项工作是校准探头以保证其内部RC时间常量匹配。不要太频繁校准,因为没有必要。

    图4示出如何正确地将探头连接到示波器的探头补偿输出。使用非磁性调节工具调节补偿箱中的调节螺螺丝完成校准一直观察到平坦的波形响应。

    图4. 校正示波器的探头

    图5示出了欠补偿、过补偿和合理补偿三种情况下探头产生的波形。

    请注意欠补偿和过补偿探讨会引入很大的上升时间测量误差和幅度测量误差。有些示波器具有内置校正。如果您的示波器具有内置校正,请保证在测量之前进行校准。

    (a)

    (b)

    (c)

    图5. 探头补偿:(a)欠补偿;(b)过补偿;(c)合理补偿

    地线夹和高速测量

    地线夹固有的寄生电感会使其与实际高速测量相互排斥。图6示出示波器探头和地线夹的原理示意图。其中探头LC组合构成一个串联共振电路——共振电路是示波器的基础。

    图6. 等效探头电路

    这种附加的电感并不是所期望的特性,因为串联LC组合可能会对其它干净的波形的增加很大的过冲和振荡。这种过冲和振荡通常不会引起注意,因为示波器的带宽有限。例如,如果使用一台100 MHz带宽的示波器测量一个包含200 MHz振荡波形的信号时,我们看不到振荡,因为信号受示波器带宽限制大幅度衰减。请记住,对于100 MHz带宽的示波器,图1示出在100 MHz处衰减3 dB,每倍频程会连续下降6 dB。因此200 MHz的寄生振荡会下降将近9 dB,大约减小到原信号幅度的35%,从而很难看到。然而,随着示波器测量速度的提高和带宽的增加,地线夹的影响能够明显地看到。

    使用公式(5)计算地线夹的串联电感可估计地线夹引入的振荡频率。L表示单位为纳亨(nH)的电感,l表示以英寸(in)为单位的导线长度,d表示以英寸(in)为单位的导线直径。

     (5)

    然后将公式(5)的结果带入公式(6)计算共振频率f(Hz)。L表示以亨利(H)为单位的地线夹电感,C表示探测节点的总电容(F)—— 探头电容和任何寄生电容的组合。

     (6)

    现列举几个使用不同长度导线的地线夹的实例。在第一个实例中,使用一个带6.5 in长地线夹的11 pF探头测量一个快速上升的脉冲沿。测量结果如图7所示。乍一看脉冲响应很干净,但是仔细观察会发现一个幅度很低的100 MHz衰减振荡。

    Analog Devices

    图7. 使用6.5 in地线夹的测量结果

    现在我们用公式(5)和公式(6)表示探头的物理特性检查这个100 Mhz振荡是是否由接地引脚产生的。地线夹长度为6.5 in,导线直径为0.03 in;这会产生190 nH的电感。将该值带入公式(6),并且C=13 pF(11 pF示波器探头电容的和2 pF杂散电容)会产生大约101 MHz的振荡。这种与观察到的频率密切相关性允许我们断定6.5 in地线夹是产生低幅度振荡的原因。

    现在考虑一个更加极端的情况,在这里施加一个2 ns上升时间的快速信号。这通常用于许多高速PC板。图8a示出使用TD2000系列示波器观察到的很大的过冲和延长振荡。原因是2 ns的快速上升时间和175 MHz的等效带宽具有足够大的能量激励探头引脚的100 MHz串联LC产生振荡。过冲和振荡大约是峰峰值的50%。来自典型接地的这种影响可以清楚地看到并且在高速测量中完全不能接受。

    取消接地引脚后,可以更加真实地看到对施加输入信号的响应波形(见图8b)。

    为高速测量准备探头

    为了获得有意义的示波器测量波形,我们需要去掉地线夹电路并且要拆卸探头。一定要要对探头做正确地拆卸!要拆除的第一个部件是按压式探头尖端适配器。接下来,旋开包在探头尖端外面的塑料套筒。然后要拆除的是地线夹。图9示出示波器探头改进前(a)和改进后(b)的探头外形。图9(c)示出使用6 in地线夹测量脉冲发生器的上升沿;图(d)示出使用为高速测量准备的探头〔见图9(b)〕做相同测量的测量结果。如图8所示,改进的测量结果非常显著。

    (a)

    (b)

    图8. (a)使用6.5 in地线夹测量2 ns上升时间的阶跃响应; (b)没有地线夹时的阶跃响应。

    (a)

    (b)

    (c)

    (d)

    图9. ( a)从箱子里取出未改进的探头;(b)为高速测量改进的探头;(c)使用未改进的探头的测量结果;(d)使用改进后探头的测量结果。


    (a)


    (b)


    (c)

    图10. 去掉示波器探头的接地方法

    接下来,为了校准需要直接拆卸探头(见图4)。一旦完成校准,探头就可以准备使用了。探头直接靠近某个测试点同时将探头的金属外套连接一个局部接地。关键是如何在示波器探头外套上做恰当的接地连接。这样可消除使用探头地线夹引入的串联电感。图10a示出使用改进探头的正确测量方法。如果探头直接接地很不方便,可以使用一付金属镊子、一把小螺丝刀或甚至一个改进地线连接的纸夹子,如图10b所示。可以将一段短的裸线在探头的金属外套上绕几圈(地线环),如图10c所示,从而可提高测量灵活性并且能够测量多点(在小范围内)。

    如果可行的话,更好的方法是在PCB板上设计专用的高频测试点(见图11)。这种探头尖端适配器可提供上述使用裸探头尖端的所有优点,从而可以迅速准确地测量许多测试点。

    图11. PCB到探头尖适配器

    探头的电容效应

    探头电容会影响上升时间和幅度测量;它也会影响某些器件的稳定性。

    探头电容会直接增加被测节点的电容。附加的电容会增加该节点的时间常数,从而使得脉冲的上升沿和下降沿变缓慢。例如,如果将一个脉冲发生器与一个任意的容性负载相连,其中CL=C1,如图12所示,然后利用公式(7)计算相关的上升时间,其中中Rs(=R1,见图12)是信号源的阻抗。

     (7)

    Analog Devices

    图12. 由RC负载决定的上升时间

    如果Rs=50Ω,CL=20 pF,则tr=2.2 ns。

    接下来,我们考虑使用一个具有10 pF电容、10:1衰减比的探头测量相同的电路。新电路如图13所示。现在总电容是31 pF,新的上升时间是3.4 ns,上升时间增加了54%!显然这无法让人接受,但是否有其它的选择呢?

    图13. 附加的探头电容

    有源探头是测量高速电路的另一种好的选择。有源探头或FET探头包含一只有源晶体管(通常是FET管)可以放大信号,而无源探头只能衰减信号。有源探头的优点是具有极宽的带宽、高输入阻抗和低输入电容。测量高速电路的其它方案是使用具有高倍衰减比的示波器探头。通常,提高探头的衰减比会减小其电容。

    探头尖端的电容不仅会在测量上升时间时引起误差,还会使一些电路产生过冲和振荡,或者极端情况下使电路变得不稳定。例如,许多高速运算放大器对其输出端和反向输入端的容性负载的影响很敏感。当在高速放大器的输出端引入附加电容时(在这种情况下,指示波器探头18 Analog Dialogue第41卷第1期尖端),放大器的输出阻抗和附加电容会在反馈响应中形成一个附加极点。该极点会产生相移并且减小放大器的相位裕量,从而会导致不稳定性。这种相位裕量的损失会引起振铃、过冲和振荡。图14示出使用Tektronix P61131 示波器带10 pF电容和10:1衰减的探头,并且采用合适的高速接地测量高速放大器的输出。信号在产生了1300 mV的过冲并且伴随12 ns的振荡。显然,这个探头对该应用不合适。

    图14. 使用10 pF探头测量高速放大器的输出

    幸运的是有几种解决方案可以解决这个问题。首先,你可以使用一个较低电容的探头。在图15中,使用Tektronix P6204 1.1 GHz示波器带1.7 pF电容10:1衰减 FET管有源探头完成与图14所示相同的测量,并且也是使用正确的高速接地。

    Analog Devices

    图15. 使用1.7 pF 电容FET管有源探头测量高速放大器的输出

    在这种情况中,使用较低电容的有源探头显著减小了过冲(600 mV)和振荡时间(5 ns)。另外一种方法是加入一个很小的与示波器探头串联的电阻(通常是25 Ω~50 Ω)。这有助于将探头电容与放大器的输出隔离,并且减小振荡和过冲。

    传播延迟

    测量传播延迟的一种简单方法是同时测量待测设备(DUT)的输入和输出。传播延迟很容易从示波器的显示屏上读出两个波形之间的时间差。

    然而,当测量短传播延迟(<10 ns)时,必须注意保证示波器两个探头的长度相同。由于导线的传播延迟大约是1.5 ns/in,不同长度的两个探头会产生相当大的误差。例如,使用3英尺(ft)的探头和6 ft的探头产生的信号传播延迟误差大约是4.5 ns — 当进行单位数或双位数纳秒(ns)测量时该误差相当大。

    如果没有两根长度相等的探头(经常会遇到这种情况),请按如下操作:将两根探头连接到同一信号源(例如脉冲发生器)并且记录传播延迟差,称为“校准因子”。然后将从长探头的读数中减去“校准因子”,从而可校准测量结果。

    结论

    虽然高速测量并不是太复杂,但当冒险在实验室做高速时域测量时必须考虑许多因素。示波器的带宽、校准、上升时间和探头的选择以及探头尖端和地线长度都对测量的质量和完整性起重要作用。使用这里介绍的一些方法有助于加速测量过程并且改进测量结果的总体质量。欲获知更多信息,请访问www.analog.comwww.tek.com

    参考文献

    1 ABC’s of Probes Primer. Tektronix, Inc. 2005.

    2 Mittermayer, Christoph and Andreas Steininger. “On the Determination of Dynamic Errors for Rise-Time Measurement with an Oscilloscope.” IEEE Transactions on Instrumentation and Measurement, 48-6.December 1999.

    3 Millman, Jacob and Herbert Taub. Pulse, Digital, and Switching Waveforms. McGraw-Hill, 1965. ISBN 07-042386-5.

    4 The Effect of Probe Input Capacitance on Measurement Accuracy. Tektronix, Inc. 1996.

    致谢

    图1,图6,图7,图8,图11,图12和图13承蒙 Tektronix, Inc.公司许可使用。

  • This question has been closed by the EZ team and is assumed answered.