去耦技术

何谓正确去耦?有何必要性?


如果电源引脚上存在纹波和/或噪声,大多数IC都会有某种类型的性能下降。数字IC的噪  声裕量会降低,时钟抖动则可能增加。对于高性能数字IC,例如微处理器和FPGA,电源  额定容差(例如±5%)包含直流误差、纹波和噪声之和。只要电压保持在容差内,数字器件  便符合规范。


attachment.pdf