讨论 - Recent Threads

评估板测试与不同频率晶振更换注意点

SGLLL — Mon, 20 Jul 2026 09:50:35 GMT

我们使用ADF4377是，生成信号出现比较大的杂波，但是使用评估板时就不会有。

1、我想知道这会不会与我们使用100MHz，而评估板使用的是125MHz晶振有关。

2、由于ADI官方提供的评估板BOM表中，125MHz晶振已经没有这个型号，只能更换型号或使用同一型号其他频率。有什么建议吗

3、如果使用其他频率，会不会对输出信号质量有影响呢，我使用ADIsimPLL仿真，感觉两种频率的输出也没啥区别。是否需要更换外部环路滤波器设计呢，应该怎么设计呢

PCB DESIGN

CS258 — Fri, 17 Jul 2026 08:50:06 GMT

请问一下我们现在有个项目正在使用ADA4350项目，在你们官网手册里面有关于The guard ringPCB设计细节，我想问一下你们提供一下你们参考设计的pcb gerber文档吗？想确认一下关于guard ring的设计细节

PA output has gain loss 8dB@16GHz with the same bias Tee according to AN-2061

ADIibm — Wed, 15 Jul 2026 07:29:22 GMT

I build a demo using HMC797a, the bias tee using the same component that used in AN-2061

but I encount a gain loss about 8dB@16GHz compare to other frequencies. do you have any clue on that?

EVAL-AD7134FMCZ已被识别，但选择后提示“Power up check failed”

riku — Tue, 14 Jul 2026 04:11:45 GMT

您好，

我正在使用 EVAL-AD7134FMCZ 评估板和 SDP-H1 控制板进行数据采集。该系统此前可以正常识别并完成数据采集，但在完成一组采集后突然无法继续工作。

目前的现象如下：

1. SDP-H1 和 AD7134 评估板均已正常供电，板上指示灯亮起，SDP-H1 通过外接圆形 DC 电源接口供电。
2. Windows 设备管理器能够正常识别 “Analog Devices SDP-H1”。
3. 如果先打开评估软件，再连接 USB，Hardware Select 窗口能够识别到 “SDPH1: AD7134”，并提示对应板卡的 LED1 闪烁。
4. 但是选中该板卡后，软件立即提示 “Power up check failed!”。

我已经重装过软件，但还是显示同样的问题。

请问具体应该检查哪些？该怎么恢复？

应用技术支持

heyico — Wed, 08 Jul 2026 01:59:56 GMT

尊敬的ADI工程师您好：

我们购买了LTC3884芯片的演示板（DC2165A，LTC3884EUK演示板双通道PMBus降压转换器，4.5V ≤ VIN ≤ 14V, VOUT0/VOUT1 = 0.5V 至 1.8V @ 30A），DC2165A演示板自带出厂时配置好的LTC3884芯片，在LTpowerPlay软件上的功能演示均正常。我们还购买了几颗独立的未经配置的LTC3884芯片。

我们目前遇到的问题是，我们将DC2165A演示板上自带的LTC3884芯片拆下来，再装上购买的未经初始化配置的LTC3884芯片，LTpowerPlay软件显示（未将对象设置为实例），并且也无数据读出，我们猜测的原因是新换上的芯片未经初始化配置，所以想请教一下如何将新换上的芯片结合演示板和软件进行初始化配置。

非常感谢并期待您的解答！

ADRV9009射频端口差分匹配

qdhd — Mon, 06 Jul 2026 09:41:56 GMT

如何利用ADS仿真软件仿真ADRV9009射频端口的阻抗匹配

AD215替代方案

henan — Mon, 06 Jul 2026 09:07:23 GMT

AD215已经停产，要做电源隔离，有没有AD215的替代方案。

LTZ1000 噪声

cctang — Fri, 03 Jul 2026 08:28:29 GMT

问题描述：LTZ1000 数据手册查询到在10HZ到100HZ范围内，在齐纳管电流为4mA条件下，测试出齐纳管电压噪声应为50 nv/√HZ左右，但是我测试出的齐纳管输出电压噪在400nv/√HZ左右，相差接近一个数量级。请问下adi官方是如何去测试这个指标的？

AD9963 TXFIFO

esdcfdf — Thu, 02 Jul 2026 07:18:46 GMT

DLL 为 DAC 生成 24 MHz 的采样时钟。然后，倍频器形成采样时钟倍频，生成 TXCLK，将其馈送到 FPGA 用于数据传输。数据采样率保持在 24 MHz，所有 Δ-Σ 滤波器均被旁路。

DLL配置完成后，TX FIFO的状态注册读取值为0x87，数据传输开始。但是，TX FIFO的状态此后一直保持在0x87，没有任何变化。

测量结果显示，DAC差分输出QN、QP、IN和IP上的实际传输信号频率为1.2 MHz，但波形存在明显的量化噪声。造成此问题的原因是什么？

AD215

henan — Wed, 01 Jul 2026 09:39:22 GMT

AD215已经停产，有没有该器件的替代方案。

素子の制御方法

GIJM — Wed, 01 Jul 2026 01:28:13 GMT

HMC346AMS8GEを２個直列で動作させたいと考えています。

データーシートに１個使用時の参考回路が書かれています。

これを、２個直列使用にして、V1＝０V,　Iは参考回路の通りとしたい。

V2を並列で0V～ー３Vの範囲で制御したいと考えていますが、動作として問題ありませんか？

ご教授のほど、よろしくお願いいたします。

心率血氧检测

china1 — Tue, 30 Jun 2026 07:55:39 GMT

利用max32664结合max86141来做算法设计，应该怎么考虑LED灯的布局呢

使用问题

china1 — Fri, 26 Jun 2026 13:23:15 GMT

MAXREFDES103可以用来测试运动时候手腕处的心率血氧值，那么我采用ADI的官方推荐，自己制作板子，那么采购MAX32664的哪个版本可以实现一样功能，可以控制max86141的GPIO1来控制不同LED1亮灯，读取数据.或者自己制版设计，有推荐应用吗

AD5700通信电流问题

Cdh — Wed, 24 Jun 2026 08:35:49 GMT

您好，尊敬的工程师，我们遇到以下问题：

采用贵司的AD5700和TI的XTR115U调试二线制HART设备时，当HART发送或接收数据时，4-20mA电流会跳动0.6-0.7mA，HART通讯是正常的，HART_OUT的Vpp是508mVpp，调制器波形也是正常的，把HART芯片断开时，用XTR115U调整电流是正常的，不会跳动,请问是什么原因导致的？

ADMV4420 SPI_CONFIG_1&2

botontech — Mon, 22 Jun 2026 01:24:50 GMT

1) ADMV4420 第一次上电后，寄存器地址0x000 和 0x001 的默认值是否都是 0x00 ?

2) 第一次 MCU SPI 和 ADMV4420的 SPI通信，是否按照 SPI_Config 配置下： 0: LSB_First 和 0： little endian 模式进行写入第一条 3byte命令？当然，这条写入命令可以更改 SPI 配置模式，如改写1：MSB first;

3）之所以有次疑问，因为在规格书中：SPI CONFIGURATION章节中：有此描述：The address field and data field are organized MSB first and end with the LSB.

CCES Debug Simulation debugging issues

guiji — Wed, 17 Jun 2026 03:05:37 GMT

Dear ADI supporter
        目前我正在学习ADSP-21593开发。我手里有“EV-SOMCRR-EZKIT REV D”底板和"EV-21593-SOM REV A"开发板，另外还有SOM 转接板“EV-SOMCRR-BRKOUT”。连接方式如下：

我遇到的问题是用cces IDE调试（Debug）时报“[TpsdkServer] Timeout waiting for processor to halt.”

操作步骤如下：

1，打开cces IDE。（CCES版本时3.0.3）

2，新建t2工程，如下：



3，编译

4，配置Debug Configuarations... 选择EZ-KIT Lite                                                                                                                                                    默认生成的配置

5，我将ADSP SOM的BMODE拨到了0位置（not boot）模式，连接电源与usb.

6，点击CCES的Debug后出现如下问题：



BR!!

Thanks very much!

定制AD9988板卡与评估板相比，杂散/谐波过多且信号功率过低

why721 — Tue, 16 Jun 2026 08:51:10 GMT

标题：定制 AD9988 板卡信号杂散大、功率低——与开发板在巴伦输出端的交流耦合方式不同

硬件配置对比：

	我们的定制板卡	开发板
信号路径	SMP → 0.1µF 电容 → 巴伦 (RLM-33H+) → 限幅器 → P/N 各自直接进入 AD9988	SMP → 0.1µF 电容 → 巴伦 → P/N 各自串联 0.1µF 电容 → 进入 AD9988

两块板卡的 AD9988 使用了完全相同的 SPI 寄存器配置。

关键差异：

我们的信号路径中多了一个限幅器（开发板没有）。
开发板在巴伦之后、进入 AD9988 之前，P 和 N 各串联了一个 0.1µF 电容；我们的板卡在限幅器之后，P 和 N 是直接连接 AD9988，没有这两个电容。

问题描述：
在相同输入信号条件和相同 AD9988 配置下：

开发板： 频谱干净，信号功率正常。
我们的定制板卡： 杂散和谐波明显增多，目标信号功率明显偏低。

问题：

开发板上巴伦输出端 P/N 各串联的 0.1µF 电容是否起关键作用？我们的板卡缺少这两个电容，会不会导致 ADC 内部共模偏置与限幅器输出冲突，从而产生失真？
限幅器本身是否可能是杂散和谐波的主要来源？信号幅度未达到限幅门限时，限幅器是否仍可能引入非线性失真？
在同时引入限幅器的情况下，是否需要在限幅器输出端也加上类似开发板的 P/N 串联电容？还是限幅器本身就与 AD9988 的交流耦合输入不兼容？
我们板卡的设计是否合理，有不合理的地方吗

这是我们的板卡硬件设计和信号采集情况

这是开发板的硬件设计和信号采集情况

非常感谢您提供的任何见解或关于下一步检查内容的建议。

Request for AD9653 and HSC-ADC_EVALC FPGA configuration files

alyga — Tue, 16 Jun 2026 02:16:28 GMT

VisualAnalog: Increasing AD9253 output data sample length doesn't seem to work past 65536 - Q&A - High-Speed ADCs - EngineerZone

Hello, I recently purchased the AD9653 evaluation board.

In this discussion, I learned that the maximum data length supported by the software for the AD9653 evaluation board is 65536. I have two questions:

1. Where can I obtain the HSC-ADC_EVALC FPGA configuration files?

2. If the DDR is configured, can VisualAnalog support the collection of more than 65536 data points?

Request for AD9653 and HSC-ADC_EVALC FPGA configuration files

alyga — Tue, 16 Jun 2026 02:12:34 GMT

VisualAnalog: Increasing AD9253 output data sample length doesn't seem to work past 65536 - Q&A - High-Speed ADCs - EngineerZone

Hello, I recently purchased the AD9653 evaluation board.

In this discussion, I learned that the maximum data length supported by the software for the AD9653 evaluation board is 65536. I have two questions:

1. Where can I obtain the HSC-ADC_EVALC FPGA configuration files?

2. If the DDR is configured, can VisualAnalog support the collection of more than 65536 data points?

ltc3810 不能输出电压

shanghz@ — Sun, 14 Jun 2026 14:37:35 GMT

48V输入，然后用外置12V给器件供电，原理图见图（由于没信号输出，原可编程输出改成定压输出），输出只有0.4V，经测量，FB只有40mV，SS：4V，ITH为1.2V。SHDN为3.3V，UVIN为1.6V均正常。还有比较异常的是上管驱动信号TG波形（见图），幅值仅为1.5V，但下管是正常的（幅值为12V)。测量boost，电压为11V，二极管和自举电容均更换测试没有发现问题。其间更换过Von直接连到12V上，但没有变化。电路在LTspice中仿真没有出现这个问题，不知如何排查，求教！

TX的镜像干扰很大

ADRVlover — Sat, 13 Jun 2026 02:28:54 GMT

基带设置1M的单音信号其中 cos输入到I sin输入到Q LO设置1.5G 如图所示，会有镜像干扰，镜像干扰每次上电还不是一样的幅值大小有时候还没有镜像干扰是什么没初始化到吗

调试出现问题，输出电压不正常

Wylie — Fri, 12 Jun 2026 09:51:59 GMT

现象：RUN信号悬空，按规格书是没打开，但上电后，万用表测量1路输出0.7V，1路输出0.5V，此时软件里的输出电压为0。

RUN信号拉高，输出电压大幅度跳动不止到10V，同时伴有哒哒哒的声音，此时软件里的输出电压为0。

不管哪种情况，电流一直是负数。后级使用的LTC7051。

Request for AD9653 and HSC-ADC_EVALC FPGA configuration files

alyga — Fri, 12 Jun 2026 07:27:16 GMT

VisualAnalog: Increasing AD9253 output data sample length doesn't seem to work past 65536 - Q&A - High-Speed ADCs - EngineerZone

Hello, I recently purchased the AD9653 evaluation board.

In this discussion, I learned that the maximum data length supported by the software for the AD9653 evaluation board is 65536. I have two questions:

1. Where can I obtain the HSC-ADC_EVALC FPGA configuration files?

2. If the DDR is configured, can VisualAnalog support the collection of more than 65536 data points?

ad9680采数周期性断链问题

ad9680 — Thu, 11 Jun 2026 07:20:32 GMT

我现在用fpga jesd204b子类1+ad9680采集数据，fpga是xilinx7z035，子类1模式下，目前配置不同速率测试，均发生了周期断链现象，如输入时钟312.5M（fpga和adc同源同频），L=2，线速率6.25Gbps；还有输入时钟500M，线速率10G都是在约0.5ms左右发生断链，从vivado里查看是GT_PLL_LOCK断链，约113个core周期后,GT_PLL_LOCK自动恢复。并且子类0下也测试了，sync信号发出后也是采集数据很快就断链了，说明和sysref信号无关。目前发现pcb板图上时钟进入adc和fpga的走线长度不一致，外接时钟是先进入adc芯片，之后再经过约10cm之后进入fpga时钟pin脚，，这个断链和pcb设计里时钟走线有关系吗？如果有关系是什么原理？还是其他原因导致的？感谢大佬支持

AD9363不用的发射差分端口为啥必须接1.3V，不用的接受差分端口为啥必须接地？

bzhuok — Wed, 10 Jun 2026 16:34:30 GMT

AD9363不用的发射差分端口为啥必须接1.3V，不用的接受差分端口为啥必须接地？