Category: Hardware
Product Number: zcu102+adrv9008-2
你好,
我们在zcu102+adrv9008-2环境下,使用hdl-hdl_2021_r2例程时,遇到如下问题:
1.在245.76mhz采样率下,BW=198mhz不开启stitching时工作正常,但是当BW>=200mhz下,要求开启stitching时会有边带翘起的现象产生。下面是BW=198mhz的配置和ORX的反馈信号功率谱的截图,工作正常
下面是BW=200mhz的配置和ORX的反馈信号的功率谱截图,有边带翘起的情况:
我在生成Hdl工程的时候是以hdl-hdl_2021_r2例程默认配置生成的,请问是配置不对导致的吗,如果是,需要改哪些地方?下面是我们测试环境的照片,TX直接连接在ORX2上,未连接LO和ref_clk。
2.另外,我在尝试做采样率为491.52Mhz BW=450Mhz的测试时,也出现了相似的边带翘起现象,请问是哪里的问题导致的,vivado工程要在例程基础上做哪些调整?
我根据其他类似提问修改了adrv9009_bd.tcl的语句:
set RX_OS_NUM_OF_CONVERTERS 2 ; # M
set RX_OS_SAMPLES_PER_CHANNEL 2 ; # L * 32 / (M * N)
其他的设置都保持默认。
以下是我的profile配置以及ORX的功率谱截图
补充说明:在491.52mhz采样率下ORX的功率谱截图
[编辑人: dqx 编辑时间: 13 Sep 2024 8:03 AM (GMT -4)]