Category: Hardware
Product Number: LTC2320
关于LTC2320评估板DC2395的原理图以及FPGA程序，我有一些疑问，希望大家解答，我明白高速ADC需要一个低抖动的时钟输入，但LTC2320虽然通道较多，但采样率为1.5MSPS，这应该算不上特别高，为什么数据手册和原理图都强调了需要一个低抖动的时钟输入，这里的低抖动应该是周期与周期之间脉冲宽度的一致性吧？
我要测量的信号大概在50kHz~100kHz之间，之前我看了800k采样率的AD7606B，但它好像内置了低通滤波器，直接滤除了50kHz的信号，AD7606B明明有800kHz采样率，却无法采样50kHz的信号，而LTC2320的采样率是1.5MSPS，输入频率可以高达500kHz，接近奈奎斯特采样率，这是不是就是LTC2320需要低抖动时钟的原因呀？
而且为什么图中加入一个D触发器就能降低抖动？是不是因为该触发器使用外部晶振为触发信号，所以比FPGA的更加精确，那么该D触发器是不是应该是同步复位的，如果是异步复位的，那似乎就没有调节抖动的能力，因为那样的话FPGA的信号抖动应该仍然可以通过异步复位进入ADC。
而且为什么要使用反相器，这个反相器看起来除了让逻辑反转似乎没什么用。而逻辑反转在FPGA里不是更加容易吗?
鄙人不才，感谢大家解答
