ADI团队您们好。
我们在使用LTC6820+ADBMS1818组成的BMS系统做EFT测试（从AC端口L/N/PE分别注入组合波±2kV，频率5kHz）遇到菊花链受到干扰，报PEC错误的问题。
架构图如下：系统包括1个主控和8个从控，他们之间用双绞线束连接（非屏蔽线束）；主控上放置LTC6820+通讯隔离变压器（74941300伍尔特）；
从控上放置ADBMS1818+通讯隔离变压器（74942402伍尔特）。
通讯链路的硬件配置参数分别如下：
请帮忙看一下，菊花链的通讯线路配置正确吗？它很容易被干扰吗？有没有更优的方式，可以增强抗干扰能力？
或者从固件上，有没有优化的建议？
有留意到ADBMS6822 Demo板的线路图是如下配置，不确定这么做的初衷，这与ADBMS1818和LTC6820上的Demo线路还是有差异。
期待您们的答复。
您好，如您所见，最后这个ADBMS6822中用到的隔离电路配置是兼容变压器隔离和电容隔离使用的。
您所参考的，也就ADBMS1818demo中所展示主要是针对变压器隔离使用的。但您的设计和ADBMS1818中的推荐电路我看数值和设计上稍有出入。您可以参考我圈出的这个关键部分，检查元件数值和该配置的电容是否合适。至于Ib Idrv Vicmp这些都还算合适。没啥问题。
Frank，您好。
我们按照100pF，10nF，50R的配置，抓了一下通讯波形如下（非EFT测试条件下的）：
会有一些小尖峰，这个有办法消除吗？看这个峰值是小于300mV的阈值。
期待您的答复。
您这个波形在在什么条件下采集到的，是板内AFE之间的通信，还是板与板之间的AFE通信。如果通信质量下降，可以通过包括降低通信距离，降低通信速率，和使用双绞线等应该都有助于通信波形质量的提升，当然也可以参考ADBMS6830B中的isoSPI链路设计（兼容变压器隔离和电容隔离）。您现在的波形一般也不会导致通信出错应该，因为电平没到阈值内。减低毛刺比较简单的改善是增大链路中的几处滤波电容值，但也不建议过大，参考下图中的电容参数即可。
至于您提到的EFT测试。有关ADI的BMS芯片的测试文档和资料获取大都是需要签署NDA（保密协议）才能获取的。贵司之前是有和ADI的代理商或原厂FAE接触过，并签署过NDA协议吗？如果之前未有过接触，则您可以自行通过中国技术支持中心来信提问支持 | Analog Devices，如果之前有支持过您的代理商FAE或原厂FAE，您可让他们协助您来信提问。
Frank，您好。
如上提到的波形是正常工作时（不是EFT测试状态下）测试的，它是ADBMS1818（从控板）与LTC6820（主板）板间的AFE通讯，波形测试位置是在ADBMS1818终端电阻这一侧。
是的，按照您提到的三颗电容位置，适当调大容值，EFT测试时确实可以降低PEC出错率，但不能完全消除。当前确实也用到了双绞线，通讯距离目前没法缩短。
关于降低通讯速率的方式：视乎并不能改变有效脉冲宽度？
我们确实与ADI原厂做过NDA电子签，目前能联系到的是代理商的FAE，未能联系上原厂的FAE。我们再尝试通过代理商的FAE联络提问来获取进一步的测试资料 。
感谢您的耐心解答。
您好，是的，降低速率不能增加有效脉冲的宽度，脉冲宽度是比较固定的。CS150ns,数据50ns. 降速一般结合增加通信距离一起使用，在快速通信过程中，较长的电缆会将返回脉冲置于下一个发送脉冲非常接近的位置，而降速能缓解这种情况。嗯嗯，对于NDA的材料，请让代理商帮忙您联系过来获得支持。
