噪声频谱密度——一项“新”的ADC指标 by ADI_Amy
很长时间以来人们一直在使用噪声频谱密度（NSD）定义转换器的噪声，但对于许多系统设计人员而言，以它作为新型高速ADC的主要技术规格可能还是比较陌生的。 对于一些在选择高速ADC时专注于其他技术规格的工程师来说，NSD也可能是一个完全陌生的概念。
今天分享一篇由ADI高速模数转换器团队的应用工程师 Ian Beavers 发表至《电子产品世界》的文章——《噪声频谱密度——一项“新”的ADC指标》，为大家深度解读NSD的意义以及重要性。
在过去数十年里，虽然过程很缓慢，但是至关重要的高速模数转换器(ADC)性能指标已经发生了变化。 其主要原因是信号采集系统的带宽要求一直在不断增长且永无止境，另外ADC性能的衡量方式也发生了变化。
上世纪80年代，ADC性能好坏的判断主要依据于其直流规格，例如差分非线性(DNL)和积分非线性(INL)。 到了90年代，则主要依据于其信噪比(SNR)。 虽然无杂散动态范围(SFDR)也是一个非常重要的ADC参数，但噪声频谱密度(NSD)仍是现今用于定义高速、每秒千兆采样(GSPS) ADC性能的另一个综合性规格。
我以前曾在奈奎斯特速率ADC数据手册上见过NSD规格，但我从未真正理解它的意义及其重要性。
什么是噪声频谱密度?
多年以来，NSD一直用作许多ADC数据手册首页上的一项性能参数。 您可能已经注意到，它是一个相对较大的负数，单位为dBFS/Hz或dBm/Hz。 在ADC的数据手册上，NSD的典型范围可能是–140 dBFS/Hz至–165 dBFS/Hz。 不过，最终会由ADC的SNR性能和采样速率决定，稍后将会对此加以介绍。
ADC的SNR定义为信号功率与ADC输入的非信号功率的对数比。 相对于ADC满量程输入，信噪比称为SNRFS。 非信号功率包括几种成分，比如量化噪声、热噪声以及ADC设计本身带来的小误差。 由于ADC使用非线性过程将连续信号转换成离散电平，因此量化噪声是内在产生的。 量化噪声是实际模拟输入(通常表现为正弦波)与最小离散步长值或最低有效位(LSB)之差。
NSD定义单位带宽条件下的整个噪声功率(在ADC输入端采样)。 对于奈奎斯特速率ADC，此噪声分布在整个奈奎斯特频带上，后者等于采样频率Fs的一半，即Fs/2。
NSD的单位表示什么?
dBFS/Hz表示噪声定义为1赫兹频率子元宽度内噪声功率相对于ADC满量程(FS)的功率(dB)。 您可能会问，只有1赫兹吗? 为什么这么小? 1赫兹是噪声带宽的基准单位，为确定定义NSD时所用观察子元的宽度而设立。
对于绝对参照，NSD也可由绝对ADC输入功率定义，单位为dBm/Hz。 这种情况下，ADC的绝对满量程输入功率必须为已知，或者可根据输入电压和阻抗进行测量。
为系统挑选不同ADC时，NSD规格对我有何帮助?
当奈奎斯特速率ADC的采样频率翻倍时，噪声密度会相应地下降3 dB，因为噪分布在更宽的奈奎斯特频带上。对于2倍采样速率，同样的输入噪声功率能量现在会分布在两倍带宽上，因而SNR会有所降低。 在以下公式中，将采样频率(Fs)值翻倍可实现–3 dB的缩减，由此便可以证明这点：
噪声功率 = 10log10(Fs/2)
随着高速ADC的采样速率继续升高到千兆赫范围，便可以获得过采样带来的SNR性能增加优势。 比较两个ADC的性能指标时，可以考虑在更高频率下采样时带来的较低噪声密度优势。
NSD与快速傅里叶变换(FFT)的噪底有何不同？
典型FFT是使用数十、数百、数千个采样点(甚至几百万个)来获取的。 对于大多数ADC采样速率，这意味着频率子元大小为数百赫兹或者数千赫兹。 FFT子元大小定义为奈奎斯特频谱(Fs/2)除以FFT样本数量，单位为频率。 例如，具有216 (65.5k)个样本FFT的131 MSPS ADC的子元大小为：
65.5 MHz/65,5000个样本 = 1 kHz/子元
也就是说，ADC的噪声分布在其奈奎斯特区域中相对较大的子元宽度内，其宽度是NSD中定义的子元宽度的1000倍。 这可在单个FFT子元中包括更多的噪声能量。
在上例中，如果131 MSPS ADC现在使用非常大的6550万样本FFT，则子元宽度为：
65.5 MHz/6550万个样本 = 1 Hz
此时，FFT的噪底等于ADC的噪声频谱密度。 但是，总噪声功率仍从未改变。 同样的噪声功率只是分布在更细小的频率子元宽度上(图1)。
与此相对，NSD定义采用单位噪声带宽，或者1 Hz FFT子元频率大小。 现在，您应该明白为什么典型FFT噪底几乎总是高于噪声频谱密度。 很少有工程师在系统中使用足够大的FFT来获得仅1 Hz的子元宽度。 这就是FFT中样本数量增加时噪声基线出现变小的原因。
然而，总噪声没有改变。 它仍然分布在同一奈奎斯特频谱中。 NSD定义使用较小的1 Hz频率子元增量，以便将更小的噪声能量捕捉到单个子元中，而不是使用由样本大小定义的频率子元增量。
如何测量和计算NSD?
对于理想的ADC：
SNR = 6.02*N + 1.76 dB
其中，N是ADC的分辨率。 这将定义ADC的量化噪声水平。 实际的ADC无法达到这些性能指标，因为其设计引入的非线性会将其实际SNR限制为小于理想值。 换种方式来看，如果我们从ADC满量程输入功率中减去信号功率，则余下的正好是总噪声功率。 如果我们将NSD数量中的所有1-Hz噪声子元相加，则可以得到单独的功率噪声量，等于ADC满量程功率减去信号功率。
要确定奈奎斯特速率ADC的NSD值，必须计算噪声在奈奎斯特区的分布，然后从满量程信号功率中减去。 要开始计算，必须知道采样速率。 让我们以理想的12位200 MSPS ADC为例，它具有理想的满量程SNR，即6.02*12 + 1.76 = 74.04 dB。 其噪声分布在100 MHz奈奎斯特区域(Fs/2)内。 每个1 Hz子元的噪声可使用每个子元噪声功率的对数函数来计算，即–10Log10(Fs/2) = –80 dBFS/Hz。 对于这个12位理想转换器，NSD将为：
–74.04 – 80 = –154.04 dBFS/Hz
因为实际生活中并没有理想ADC，所以我们必须找到ADC的实际SNRFS。 这可通过直接测量得到，也可以从制造商的数据手册中找到。
ADC的满量程输入信号功率水平可以使用已知的满量程峰值电压或满量程RMS电压以及ADC的输入阻抗来计算。 如果输入电压和输入阻抗都是已知的，则可以计算满量程功率(单位dBm)，其中：
Vrms = Vp/√2 or Vp x 0.707
信号功率 = ((Vrms2)/Rin)(单位为W)
对于满量程信号功率(单位为dBm)：
信号功率=10 x log(((Vrms2)/RIn)x1000mW/W)
= 10x log((Vrms2)/Rin)+30dB
ADC量化噪声频谱是什么形状的? 它总是平坦的吗?
奈奎斯特速率ADC以要求的最低采样频率工作，以便捕捉关于整个输入带宽的所有信息。 多数采用流水线型、逐次逼近寄存器(SAR)型或Flash型架构的奈奎斯特速率ADC都有量化噪声，在DC到奈奎斯特频率范围内该噪声基本平坦。 这样，这些器件将成为“机会均等”的噪声接收器，相等地接收整个Fs/2频谱中的有限功率量化噪声(图3)。
对于不需要完整奈奎斯特带宽的应用，可以实施替代ADC架构。 带通连续时间Σ-∆(CTΣΔ或CTSD)型ADC使用噪声整形功能，其本质就将带内量化噪声“推出”或者从目标频带中滤除。 这将导致噪声传递函数在目标窄带(小于奈奎斯特带宽)内具有低陷的非平坦形状。 在此带中，CTSD ADC的工作性能最高，并且SNRFS达到最大(图4)。
由于CTSD架构的主要优点之一是能够检测狭窄频带内的信号，因此宽带NSD并不是很重要。 相反，狭窄通带内的动态范围将突出为CTSD ADC的性能指标。 噪声整形传递函数将基于调制器设计中使用的环路滤波器阶数来确定。
ADC的处理增益对噪声密度和SNR有何影响?
在一些应用中，主要目标信号仅位于很小的带宽(BW)内，比奈奎斯特带宽小很多。 这时，可使用数字滤波器来滤除较小带宽之外的噪声。 此过程实现方式为，在从奈奎斯特速率ADC输出数据前，使用数字下变频级来抽取、调谐和过滤数据。 这时，我们的SNR计算必须包含此滤波过程的校正系数，该系数就是过滤噪声的“处理增益”(图5)。
理想SNR(含处理增益)= 6.02*N + 1.76 dB + 10log10(Fs/(2*BW))
假设我们使用的是采样频率为100 MSPS的奈奎斯特速率ADC，但是，我们的系统应用不需要观察转换器的整个50 MHz奈奎斯特带宽。 相反，我们仅希望观察奈奎斯特带宽中较小的八分之一部分，即20 MHz和26.25 MHz之间的6.25 MHz带宽部分。 如果我们实施数字滤波算法并将滤波器调谐到此目标带宽，可以计算得到因过采样而产生的+9 dB处理增益：
处理增益 = 10log10(Fs/(2*BW))
= 10log10(100*106/(2*6.25*106))
= 10log10(8)
= 9 dB
带宽每减少2次幂，因过滤噪声而产生的处理增益就会增加+3 dB。 这可从上例中看出，带宽减少(1⁄2)3会产生3 x 3 dB的处理增益。
还有哪些配套元件可影响系统中ADC的NSD性能?
许多外部因素都可导致高速ADC的最佳性能下降。 这会造成SNR下降而有效噪声密度升高。 任何影响ADC的SNRFS或采样速率的补充元件都有可能影响系统中ADC的NSD。 让我们来重点看看时钟抖动，这是造成ADC在高采样频率时SNR性能下降的常见元凶之一。
高速、高分辨率ADC对时钟输入信号的质量非常敏感。 要在高速ADC中实现出色的SNR性能，必须根据应用的输入频率要求，仔细考虑均方根(RMS)时钟抖动。 即便是在性能最高的ADC中，RMS时钟抖动也可能限制SNR，在较高输入频率时问题更为严重。 虽然这不会改变ADC的NSD潜在能力，但在具有高抖动时钟的系统中会限制其实际SNR性能。
使用相同的RMS时钟抖动时，ADC的模拟输入频率每翻三倍，最佳的SNR性能便会下降10 dB。 在给定的输入频率(fA)下，仅由孔径抖动(tJ)造成的信噪比(SNR)下降计算公式如下：
SNR = 20×log10[1/(2×π×fA×tJ)]
如图6所示， 随着输入频率增加，需要较低的RMS时钟抖动，才能实现较低输入频率下同样的SNR限制。 例如，200飞秒(fs)的RMS时钟抖动会将ADC的SNR性能限制为低于70 dB(250 MHz下)。 但是，1 GHz的输入信号需要50飞秒或更好的RMS时钟抖动，才能实现同样的70 dB SNR性能。
ADC的噪声频谱密度可简单定义为ADC的满量程信号功率减去噪声功率，然后分布在1 Hz带宽单位增量上。 FFT采样深度变化并不影响ADC的噪声频谱密度。 它只会将噪声分布在不同的单位频率带宽上。
噪声形状可能会有所不同，具体取决于ADC架构以及是否使用数字滤波器来滤除带外噪声。 对于带宽远大于系统要求的奈奎斯特速率ADC，处理增益可提高目标带宽内的动态范围。
Ian Beavers 是ADI公司(美国北卡罗来纳州格林斯博罗)高速转换器团队的应用工程师。他于1999年加入ADI公司，拥有超过15年的半导体行业从业经验。他于美国北卡罗来纳州立大学获得电气工程学士学位和格林斯博罗分校MBA学位。
RE: 噪声频谱密度——一项“新”的ADC指标 by ADI_Amy:
想知道Ian Beavers的日常生活都是怎么样的吗？一起看看这篇帖子吧
工程师的日常生活——ADI应用工程师IanB专访
ADC时钟输入，需要考虑啥？你清楚吗 Ian Beavers告诉你！
Ian Beavers撰写的技术文档推荐：
消除影响JESD204B链路传输的因素http://www.analog.com/media/cn/technical-documentation/technical-articles/MS-2503_cn.pdf
JESD204B 转换器内确定性延迟解密http://www.analog.com/media/cn/technical-documentation/technical-articles/Demystifying-Deterministic-Latency-Within-JESD204B-Converters-MS-2626_cn.pdf
认识宽带 GSPS ADC 中的无杂散动 态范围http://www.analog.com/media/cn/technical-documentation/technical-articles/Understanding-Spurious-Free-Dynamic-Range-in-Wideband-GSPS-ADCs-MS-2660_cn.pdf