用FPGA采样AD9228，AD9228的时钟是25M，常温和高温的时候采样都是对的，但是总有那么部分板子在低温是采样错位。所以我们现在只能是在FPGA里面加 IO delay来改变建立保持时间。
请问这会是什么问题？有没有比较好的分析和解决办法？或者有没有用于FPGA时序仿真的模型？
用FPGA采样AD9228，AD9228的时钟是25M，常温和高温的时候采样都是对的，但是总有那么部分板子在低温是采样错位。所以我们现在只能是在FPGA里面加 IO delay来改变建立保持时间。
请问这会是什么问题？有没有比较好的分析和解决办法？或者有没有用于FPGA时序仿真的模型？