Post Go back to editing

AD9920A寄存器时序配置的问题

我有关于AD9920A的配置问题。如下:

我参考datasheet中的 1.8 V Circuit Configuration in Legacy Mode (18-Channel Mode)

进行了原理图设计,其中sync引脚接的是高电平,采用内部的SYNC软件复位,已经调通了参考给出的

power up master mode 上电时序,SPI数据也能往下写,但是好像场驱动VPAT,VSEQ,REGION等等无法配置,我用示波器也测量不到我要的时序。

现有几个不确定的因素想咨询:

1. AD9920A有一个LEGEN(低有效)引脚,控制legacy mode,我这里是接地了,不知道是不是这个会影响输出的垂直序列配置

2. 这里的VDR_EN我是用单片机的IO口驱动的,而不是用AD自带的GPO功能,从示波器上看,上升沿给出后确实在V1脚能测到有东西出来,但不确定是否可行

3. 之前我给china_support@analog.com去过几封邮件,但是都是石沉大海。论坛里说有AD9920A+KAI02150的CCD 参考方案。我想说在配置场驱动的时序应该有很多借鉴和参考的地方,为什么过去这么多天了还是没有回音呢?

注: 调试环境是已经layout打板焊接完成,主要的三个器件是Cypress的68013A,AD9920A和SONY的ICX205,目前POWER UP MASTER MODE的商店时序已经调通

  • 问题补充:

    我的原理图里,VDR_EN并没有采用参考的GPO口去控制,而是直接接在我的68013 MCU上,高电平为3.3V的输出IO控制。是不是因为这个原因造成这个驱动无法完成呢?

              在此基础上还有一个疑问。当我用单片机控制VDR_en为持续的0V时,我仍然可以通过AFE中的 0x22 寄存器控制HD的负脉冲宽度,但仅为有限的宽度控制。datasheet中有关于0x22为最小36个pixel,我配置到70左右就不能再增加了 ,再增加的话HD就为一个持续的高电平,而我的SYNC EVENT也无法产生,我在REFT和REFB也不能检测到0.4和1.4的正确参考电平。

    综上所述,我的原理图中

    1. VDR_EN没有用GPO而是外接了单片机的3.3V IO来控制

    2. 我的LEGEND没有接3.3V而是接地。

  • 您好,您的问题已经提交给ADI相关专家,将邀请专家尽快回答您的问题。谢谢!

  • 您的这个问题我们已经通过cic.china@analog.com这个技术支持邮箱回复给您了。