问题1：逐次逼近型AD芯片内部的输入电阻阻值是不是不太高，一般也就是K欧级别的，并且AD内部的输入电阻阻值会随采样率的增加而降低？
问题2：逐次逼近型AD前端运放电路如何设计，运放的SNR是否必须比AD的SNR要大才行？
问题3：逐次逼近型AD前端的运放用于在输入信号和AD之间执行阻抗转换这句话如何理解，具体该如何实现阻抗转换呢？
谢谢！
另外有没有相关的中文文档是用来解释我上述问题的？
问题1：逐次逼近型AD芯片内部的输入电阻阻值是不是不太高，一般也就是K欧级别的，并且AD内部的输入电阻阻值会随采样率的增加而降低？
问题2：逐次逼近型AD前端运放电路如何设计，运放的SNR是否必须比AD的SNR要大才行？
问题3：逐次逼近型AD前端的运放用于在输入信号和AD之间执行阻抗转换这句话如何理解，具体该如何实现阻抗转换呢？
谢谢！
另外有没有相关的中文文档是用来解释我上述问题的？