大家帮我看看为什么我的输出50M到550M信号不平坦呢，50M和550M的功率总是能差12db？DA输出用的是参考文献中的匹配网络，数据是FPGA的DDS输出的数据，上图是从50M到550M，间隔5M测出来的功率，单位dbm。
@
DACCLK频率为600MHz，没有打开2X模式。是采用的自己做的板子，阻抗匹配如下图。
目前分析是阻抗不匹配，请问不改板的话还有什么优化的方法么？
。。