大家帮我看看为什么我的输出50M到550M信号不平坦呢，50M和550M的功率总是能差12db？DA输出用的是参考文献中的匹配网络，数据是FPGA的DDS输出的数据，上图是从50M到550M，间隔5M测出来的功率，单位dbm。
请参考ADI专家的回复：
您使用的DACCLK频率是多少？是否有打开2x功能？
是在ADI的评估板还是用户自己的板子上？如果是自己的板子，用的是什么巴伦？阻抗匹配是怎么做的？
。。
