Post Go back to editing

AD6655的驱动问题

您好!关于AD6655评估板的配置使用问题:我是通过FPGA的I/O口与SPI电路的CSB、SCLK、SDI口相连接来驱动AD6655的,I/O口的电平标准是3.3VLVTTL模式,驱动程序是按照串行端口接口的时序要求来写的,选用的时钟是150MHz的晶振。按我的理解,I/O的输出电压满足了管脚的驱动电压值:高电平输出电压1.22V~3.6V,低电平输出电压0~0.6V,又满足了时序的要求,我配置寄存器的值的话,分频比会发生变化的。问题是通过DCOA口测出的频率值一直是75MHz,请问是什么原因?

ad6655_confi.txt.zip
Parents
  • 上电之后,直接测量DCOA的输出是75MHz,改变分频比之后,DCOA输出还是75MHz,这是什么原因 啊?

    可以确定的:

    1、评估板没有问题,刚刚拿到手的

    2、时钟配置是选择的板上晶振(Y1)来为器件提供时钟输入,该添加和移除的电阻都已经完成

    3、控制器是选用的MSP430单片机,3个引脚分别和评估板的SPI电路中的CSB、SCLK、SDI管脚连接,J1的2、3脚,J2的2、3脚和J21分别用跳帽连接

    我想知道,通过测量DCOA管脚的输出来判断控制程序是否写进AD6655,对不对?配置程序是按照AD6657的修改的,希望大牛们给我指点一下,谢谢!

Reply
  • 上电之后,直接测量DCOA的输出是75MHz,改变分频比之后,DCOA输出还是75MHz,这是什么原因 啊?

    可以确定的:

    1、评估板没有问题,刚刚拿到手的

    2、时钟配置是选择的板上晶振(Y1)来为器件提供时钟输入,该添加和移除的电阻都已经完成

    3、控制器是选用的MSP430单片机,3个引脚分别和评估板的SPI电路中的CSB、SCLK、SDI管脚连接,J1的2、3脚,J2的2、3脚和J21分别用跳帽连接

    我想知道,通过测量DCOA管脚的输出来判断控制程序是否写进AD6655,对不对?配置程序是按照AD6657的修改的,希望大牛们给我指点一下,谢谢!

Children
No Data