大家好！
本人正在使用14bit，8通道的DAC芯片AD5363进行相关开发，使用FPGA进行控制。SDI、SCLK、nSYNC、nLDAC等信号均和datasheet中的时序图一致，但是nBUSY信号始终未能出现时序图中指示的负脉冲，并且该信号在RESET信号的上升沿到来后40ns左右被拉低，并且始终保持为低。因此D/A转换始终未能实现。综上，本人有如下疑问：
1、nBUSY信号的定义中解释为Digital Input/Open-Drain Output，请问该信号作为输入或者输出是否需要进行配置，如果需要配置应该在何处进行。
2、该芯片若干寄存器的default值均能满足我的使用要求，是否仍需要进行初始化。
希望各位使用过该类芯片的大神能够给小弟一些指点，在此先谢过大家！
Woo
如图为D/A部分的原理图
Yue Woo 撰写:
大家好！
本人正在使用14bit，8通道的DAC芯片AD5363进行相关开发，使用FPGA进行控制。SDI、SCLK、nSYNC、nLDAC等信号均和datasheet中的时序图一致，但是nBUSY信号始终未能出现时序图中指示的负脉冲，并且该信号在RESET信号的上升沿到来后40ns左右被拉低，并且始终保持为低。因此D/A转换始终未能实现。综上，本人有如下疑问：
1、nBUSY信号的定义中解释为Digital Input/Open-Drain Output，请问该信号作为输入或者输出是否需要进行配置，如果需要配置应该在何处进行。
2、该芯片若干寄存器的default值均能满足我的使用要求，是否仍需要进行初始化。
希望各位使用过该类芯片的大神能够给小弟一些指点，在此先谢过大家！
Woo
