大家好:
目前我正用AD9231-65的片子,但是调试的时候发现转换后的信号峰值总有最大200LSB左右的偏差。用示波器观察输入信号,发现差分信号的正负输入端都有耦合100mV的ADC时钟。片子是12Bits的,所以200个LSB算过来刚好是这100mV。所以想请教大家这个耦合的时钟正常吗?是我PSB设计不合理还是该ADC芯片本身的特征?
大家好:
目前我正用AD9231-65的片子,但是调试的时候发现转换后的信号峰值总有最大200LSB左右的偏差。用示波器观察输入信号,发现差分信号的正负输入端都有耦合100mV的ADC时钟。片子是12Bits的,所以200个LSB算过来刚好是这100mV。所以想请教大家这个耦合的时钟正常吗?是我PSB设计不合理还是该ADC芯片本身的特征?
您的设计中AD9231模拟输入前面的电路是如何设计的?楼主是否可以先将完整的电路图上传一下?最好同时提供一下差分模拟输入信号波形。我们先帮您分析一下是否是设计的原因。
您好!
有几点需要注意。我看您模拟输入信号也是±100mV。在测试时,可将模拟输入短接到固定已知共模电压上。看是否会有时钟信号耦合过来。通常这类现象有可能是空间耦合,也有可能是通过电路板耦合。还有,为了排除外围电路的影响,可将前级模拟电路断开,使用信号发生器产生模拟输入信号和采样时钟信号给AD9231,测量一下,看是否仍有这个耦合信号。