ad4111采样频率问题

你的测量是对的。6.21kSPS是整颗芯片的通道扫描率（手册原文是maximum channel scan rate of 6.21 kSPS (161 µs) for fully settled data），表6那列"SPS per Channel"指的是切换通道后单次已建立转换的速率，不是每个使能通道能同时拿到的速率；8个通道槽轮流平分，6211/8≈776SPS，与你实测的775一致。反过来算也能确认：8路各6.21kSPS需要49.7kSPS，已经超过sinc5输出固定的31.25kSPS，单个Σ-Δ核做不到。

还要注意开路检测本身的开销：手册要求每个电压输入在做开路检测时占用两个通道槽，所以这8个槽实际只对应4路物理输入，每路每秒约776次开路比较。

提速有两条路：一是改用sinc3，最快档的建立时间是97µs、整体约10309SPS，8个槽下每槽约1289SPS（约1.66倍），代价是最高速率下噪声明显大于sinc5+sinc1；二是不连续做开路检测，平时每路只占一个槽，定期切到配对配置做一次诊断。

你的测量是对的。6.21kSPS是整颗芯片的通道扫描率（手册原文是maximum channel scan rate of 6.21 kSPS (161 µs) for fully settled data），表6那列"SPS per Channel"指的是切换通道后单次已建立转换的速率，不是每个使能通道能同时拿到的速率；8个通道槽轮流平分，6211/8≈776SPS，与你实测的775一致。反过来算也能确认：8路各6.21kSPS需要49.7kSPS，已经超过sinc5输出固定的31.25kSPS，单个Σ-Δ核做不到。

还要注意开路检测本身的开销：手册要求每个电压输入在做开路检测时占用两个通道槽，所以这8个槽实际只对应4路物理输入，每路每秒约776次开路比较。

提速有两条路：一是改用sinc3，最快档的建立时间是97µs、整体约10309SPS，8个槽下每槽约1289SPS（约1.66倍），代价是最高速率下噪声明显大于sinc5+sinc1；二是不连续做开路检测，平时每路只占一个槽，定期切到配对配置做一次诊断。