AD7656串行模式下CS拉高时钟是否有效问题

Question

AD7656的串行模式时序，两个数据中间如果把CS拉高，当前时钟对应的数据是否有效，如果无效，三线模式下，总的时钟数量是否需要33个时钟，还是说这个CS的拉高不会影响到这个时钟对应数据的正常输出？

mashimaro · Accepted Answer

figure30的意思是，使用3个DOUT引脚读取6个通道数据时，可以使用连续 32 个 SCLK 周期访问数据；但也可以使用两个各 16 个 SCLK 的帧（由 CS 信号控制）来访问三个 DOUT 引脚的数据。 
 figure31同理)

Thread Details