LTC2320两种数据模式的时序规划问题

Question

LT2320，LVDS模式下的时序是不是比CMOS模式下的时序更加宽松，可以给转换和采样时间留出更多裕量 
 以LTC2320-14为例，在CMOS模式，SDR单倍速率模式下，SCK最短周期为9.1ns，取整数10ns，则最大频率为100MHz，每个通道需要16个周期读取，读取时间共计160ns，DDR模式的读取时间相同。 
 而在LVDS模式下，SDR单倍速率模式下，SCK最短周期3.3ns，最大频率300MHz，每两个通道需要32个周期读取，最短读取时间共计105.6ns，即使以250MHz周期4ns的sck频率计算，读取时间也是128ns，比CMOS模式所需时间短的多，如果要以1.5M最大速率采样，那每周期只有667ns，CMOS模式下，去掉读取时间还剩507ns，去掉最大转换时间450ns，只剩50ns给采样时间，我想问的是，对于奈氏定理的信号频率，30~50ns的采样时间是足够的吗，能达到标称的信噪比吗？ 
 如果是LTC2320-16，数据手册上的转换时间变成最低450ns了，那转换时间加上20ns的裕量，cnv采样时间就会被压缩到最低30ns了，这个时间到数据手册的极限了，还能保证最大速率和500kHz输入信号的稳定运行吗？我觉得这个时序裕量好像很小，有没有解答

FrankZhang · Answer

这里您存在一个很大的误解，就是采样时间本就是非常短的，采样时间，只是内部开关闭合给SAR ADC内部电容充电的时间，这个充电速度的非常快的，慢的是开关断开后保持和转换的过程。tcnvh采样时间，和奈奎斯特采样定理，不能说毫无关系，但是他和奈奎斯特的关系比较复杂，仅就回答你这个问题而言，就不展开描述了。而你说的和奈奎斯特关系比较直接关联且理解起来比较简单的应该是那个tcycle，也就是这个tcyc，1.5M吧。芯片肯定能正常运行，这里不用担心。