AD6688采集有问题

1、请按照Wiki用户指南中的说明设置AD6688，参考：https://wiki.analog.com/resources/eval/ad6688-3000ebz#obtaining_a_ddc_capture。

2、以下是使用 AD6688-3000EBZ，并基于您提供的参数进行 ACE 设置，得到900M输入频率下的输出频谱，如下所示，除基频及谐波、镜像外，并未在所述距离100MHz处出现杂散。

3、附上寄存器配置以及输出ACE结果，供您参考。

4、为进一步确认杂散的来源，您可以做以下尝试：

• 调整NCO的频率，观察杂散的变化；
• 改变输入时钟的频率，观察杂散的变化；
• 如果不加输入，输出频谱是怎样的；
• 如果在通道B上捕获相同的输入信号，是否会出现相同的现象；

AD6688_All.zipDataSet_12_3Jul2024_14_55_00_RawSamples_meta.zip

你好：

1、调整NCO频率，输出包络会跟着输入信号移动，距离输入信号还是距离100MHz的位置，且杂散包络并未发生变化；

2、不加输入信号，输出频偏均正常，多次采集平均未发现有杂散包络；

3、无法接在B通道，画单板时，未将B通道引出来测试，但是用SPI关闭ADC CoreB，杂散包络仍在；

4、改变输入时钟频率这个尚未进行测试，待调整FPGA的代码才能测试。

原因还是未找到。

根据您的测试结果，杂散很可能来自于输入，请问输入是否来自于信号源（如：ROHDE & SCHWARZ SMA 100A）。如果可以在信号源与输入间加个窄带带通滤波器，把杂散隔绝到频带外，再看看输出频谱的变化。此外，请提供下电路图以及完成上述第四个测试，以便进一步分析。

1、使用的信号源为ROHDE & SCHWARZ SMB 100，输入信号源用同一个在demo板上并未有该杂散包络，但在我设计的PCB板上有杂散包络，故跟输入信号源没关系；

2、将单板的电源和时钟接至demo板上测试，输入信号也未发现有的杂散包络；

电路图如下所示：

如您所述，问题出在 PCB 设计上，通常会建议用户务必参考 EVB 进行电路设计与 PCB 布局。如果是布局设计问题，可能原因有电源平面设计、信号线布局（阻抗不匹配、差分对不等长等导致的信号反射和串扰）、隔离去耦（电源去耦与信号隔离不足，导致高频噪声耦合到敏感信号线上）等。这就需要您进一步排查并可能重新布局投板测试。

如您所述，问题出在 PCB 设计上，通常会建议用户务必参考 EVB 进行电路设计与 PCB 布局。如果是布局设计问题，可能原因有电源平面设计、信号线布局（阻抗不匹配、差分对不等长等导致的信号反射和串扰）、隔离去耦（电源去耦与信号隔离不足，导致高频噪声耦合到敏感信号线上）等。这就需要您进一步排查并可能重新布局投板测试。