CN0540+SDP-K1 开发板 采样率配置异常

请仔细检查虽有设置是否和你设置的一样，你说的median power,但其实看0x15寄存器是fastmode。fast mode下，fmod建议按推荐值设，而且还行确认正确的OSR值是否被成功正确的写入。

谢谢Frank答复！

只是上述reg应该是保存错误。今天又重新测试验证了依旧存在问题，具体现象如下：

重新设置参数：信号 1KHz 幅度2Vpp，偏移6V；

============================================

1）ADC power mode --》 Low power mode

2）ADC MCLK divider -- 》MCLK/16；

 --》回读reg :  Value of 0x15 - Power clock register is: 0x0  0b00000000

3）ADC filter type --》Low ripple FIR Filter --》Oversampled by 32

-->回读reg : Value of 0x19 - Digital filter register is: 0x40  0b01000000

按采样率ODR =  MCLK/(MCLK_DIV × OSR) = 32kHz ，对1kHz信号采样128个数值，应该刚好为4个周期。

实际测量数据波形如下图，存在4个周期数据，对应实际采样率为32ksps。

============================================

1）ADC power mode --》 Median power mode

2）ADC MCLK divider -- 》MCLK/8；

 --》回读reg : Value of 0x15 - Power clock register is: 0x12  0b00010010

3）ADC filter type --》Low ripple FIR Filter --》Oversampled by 32

-->回读reg : Value of 0x19 - Digital filter register is: 0x40  0b01000000

按采样率ODR =  MCLK/(MCLK_DIV × OSR) = 64kHz ，对1kHz信号采样128个数值，应该刚好为2个周期。

实际测量数据波形如下图，存在4个周期数据，对应实际采样率为32ksps，也就是设置值未起作用。

============================================

1）ADC power mode --》 Fast power mode

2）ADC MCLK divider -- 》MCLK/4；

 --》回读reg :Value of 0x15 - Power clock register is: 0x23 0b00100011

3）ADC filter type --》Low ripple FIR Filter --》Oversampled by 32

-->回读reg : Value of 0x19 - Digital filter register is: 0x40  0b01000000

按采样率ODR =  MCLK/(MCLK_DIV × OSR) = 128kHz ，对1kHz信号采样128个数值，应该刚好为1个周期。

实际测量数据波形如下图，存在3个周期数据，对应实际采样率约为42ksps，也就是设置值未起作用。

看描述确实不正常，但是我手头上目前没有7768-1的评估板，我会着手申一块回来测下，有结论后更新到你。