Category: Hardware
Product Number: AD7328
使用AD7328时，使用的是FPGA通过 spi操作ADC芯片，遇到的问题是，一旦SCLK（由FPGA发出）的速率达到8MHz以上，SCLK的波形会恶化，且总是在固定的位置上出现信号回钩，导致SDOUT信号被误触发一下，而且波形是一个半高的波形，从而导致通道的地址读取错乱，基本是读通道所在的那一位，整个数据读取也出错。
补充一下：产品是插箱式的，ADC所在的模拟采样板和FPGA所在的控制板是通过背板通信的，由于链路较长，因此中间加了一级SN74AC244芯片来做信号增强，黄色片选，绿色CLK，绿色SDOUT。
目前看情况好像是硬件问题，但是如果是硬件问题，应该每个SCLK的波形都一样，目前看，SDOUT上出现的那种半高波形总是出现在固定的一个周期上，好像也不能排除芯片本身的BUG,出问题的
那一个周期时钟的波形和其它周期的有所区别。
后续不知道应该如何改进，debug，请专家给与支持。
，
