ad9671评估版调试出现问题，输出给FPGA的GT收发器的参考信号没有锁定

无需单独对板载AD9553进行配置，只需按照 UG - 1456 上步骤对评估板进行操作。检查下板载晶振（40MHz）、ADN4663 及 AD9553 的供电电压。将EVB上时钟跳线 J301 设置为 OFF 状态并连接外部时钟源（40MHz）做下测试。

首先非常感谢您的回复。

由于我使用的并不是 ADI 官方的 FPGA 板 HSC-ADC-EVALEZ ，因此需要AD9671芯片和xilinx的JESD204IP核建立链接，对于芯片也需要手动配置。

我对AD9553的输入输出都使用示波器进行了测试，输入参考时钟即为40MHz的晶振输入时钟，但是发现其在上电默认状态下或在按下复位按钮S301后，芯片OUT管脚并未输出时钟，LOCKED信号也为低电平。

一般情况下，我们并不建议除 HSC-ADC-EVALEZ 外的 FPGA 载板与 AD9671 EVB 一起使用。

由于您使用 AD9553 EVB，因此未锁定很大原因是 PLL 参数设置不合理。在保证 FPGA 可以与 AD9553 进行正常 SPI 通信的前提下，可以使用评估板软件设置并检查参数设置：Evaluation Software。

你好，请问你的问题最后解决了吗？我在使用FPGA和AD9671EBZ通讯，一直连接不上，没有任何反应，现在还没找到问题。